公開了具有多個存儲裝置的系統中的狀態指示。該系統中的存儲裝置包括多個用于與數據總線連接的數據引腳。該存儲裝置還包括用于與獨立于數據總線之外的狀態線連接的狀態引腳。該存儲裝置還包括第一電路，用于在具有第一持續時間的存儲器操作完成時，生成具有比第一持續時間短得多的第二持續時間的選通脈沖。該選通脈沖提供該存儲器操作完成的指示。該存儲裝置還包括第二電路，用于將所述選通脈沖經由狀態引腳輸出到狀態線上。
【技術實現步驟摘要】
【國外來華專利技術】具有多個存儲裝置的系統中的狀態指示相關_請的交叉引用本申請要求2010年4月19日提交的、序列號為61/325451的美國臨時專利申請和2011年2月9日提交的、序列號為13/023838的美國非臨時專利申請的優先權，通過引用將這些申請整體包含于此。
技術介紹
計算機和其它信息技術系統通常包含諸如存儲器這樣的半導體裝置。這些半導體裝置由控制器控制，該控制器可以構成計算機的中央處理單元(CPU)的一部分或者可以是獨立于CPU的。控制器可以具有用于傳送去往和來自半導體裝置的信息的接ロ。而且，將會理解的是，可以傳送的信息的類型以及用于執行這樣的控制器-裝置通信的現有技術中公開的各種實現方式是多種多祥的。存儲裝置的就緒或忙狀態是可以從存儲裝置傳送到控制器的僅僅ー種信息類型的例子。·
技術實現思路
本專利技術的目的是提供ー種包括一個或多個存儲裝置的改進系統。根據本專利技術的ー個方面，提供了包括多個裝置的系統，所述多個裝置中的每ー個都包括狀態輸入引腳、狀態輸出引腳和獨立的數據輸入和輸出引腳。所述多個裝置包括多個半導體存儲裝置，所述多個半導體存儲裝置包括至少第一個和最后一個存儲裝置。所述多個裝置還包括用干與半導體存儲裝置通信的控制器裝置。第一個存儲裝置具有與控制器裝置的狀態輸出弓I腳連接的狀態輸入引腳。第一個存儲裝置的狀態輸出引腳與處于中間的存儲裝置或者最后ー個存儲裝置的狀態輸入引腳連接。最后ー個存儲裝置的狀態輸入引腳與另ー個處于中間的存儲裝置、所述處于中間的存儲裝置或第一個存儲裝置的狀態輸出引腳連接，最后ー個存儲裝置的狀態輸出引腳與控制器的狀態輸入引腳連接，從而形成狀態環，所述多個裝置中的每ー個都處于狀態環上，且狀態環提供獨立于多個半導體存儲裝置中的任何一個與控制器裝置之間的數據通信路徑之外的狀態通信路徑。根據本專利技術的另ー個方面，提供了包括多個用于與數據總線連接的數據引腳的存儲裝置。該存儲裝置還包括用干與獨立于數據總線之外的狀態線連接的狀態引腳。該存儲裝置還包括第一電路，用于在具有第一持續時間的存儲器操作完成時，生成具有比第一持續時間短得多的第二持續時間的選通脈沖。該選通脈沖提供該存儲器操作完成的指示。該存儲裝置還包括第二電路，用于將所述選通脈沖經由狀態弓I腳輸出到狀態線上。根據本專利技術的又ー個方面，提供了ー種方法，該方法包括提供閃存存儲裝置，該閃存存儲裝置包括多個數據引腳和一個狀態引腳，所述多個數據引腳與數據總線連接，并且狀態引腳與獨立于數據總線之外的狀態線連接。該方法還包括在閃存存儲裝置內執行具有第一持續時間的存儲器操作。該方法還包括在該存儲器操作完成吋，生成具有比第一持續時間短得多的第二持續時間的選通脈沖，并且該選通脈沖提供該存儲器操作完成的指示。該方法還包括將所述選通脈沖經由狀態引腳輸出到狀態線上。這樣，提供了包括一個或多個存儲裝置的改進系統。附圖說明現在將以舉例的方式參照附圖圖IA是接收并行時鐘信號的示例系統的框圖；圖IB是接收源同步時鐘信號的示例系統的框圖；圖2是根據示例實施例的系統的框圖，裝置環中的各個裝置包括額外的一組IO引腳，用于提供獨立的狀態環；圖3是根據可供選用的另ー個示例實施例的系統的框圖，裝置環中的各個裝置包括額外的ー組IO引腳，用于提供獨立的狀態環；·圖4是根據一種示例實施例的狀態包的示意圖；圖5是根據另ー個可供選用的示例實施例的狀態包的示意圖；圖6是根據又一個可供選用的示例實施例的狀態包的示意圖；圖7是根據某些示例實施例的時序圖；圖8是在根據示例實施例的可以被包含在存儲裝置中的示例狀態總線控制器的框圖；圖9是根據某些不例實施例的另一個時序圖；和圖10是根據某些示例實施例的另ー個時序圖；圖11是根據某些示例實施例的另ー個時序圖；圖12是根據又一個可供選用的示例實施例的系統的框圖；圖13A和13B是根據某些示例實施例的另ー個時序圖；圖14是根據某些示例實施例的另ー個時序圖；和圖15A和15B是根據某些示例實施例的又ー個時序圖。在不同的圖中可能使用了類似的或相同的附圖標記來表示這些附圖中示出的類似的示例特征。具體實施例方式在2008 年8 月 21 日公開的名稱為 “SYSTEM HAVING ONE OR MORE MEMORYDEVICES”的美國專利申請公開US2008/0201548A1、2008年2月28日公開的名稱為“SCALABLE MEMORY SYSTEM” 的美國專利申請公開 US2008/0049505A1、2008 年 2 月 28 日公開的名稱為“MODULAR COMMAND STRUCTURE FOR MEMORY AND MEMORY SYSTEM” 的美國專利申請公開 US2008/0052449A1、2010 年 4 月 15 日公開的名稱為“COMPOSITE MEMORY HAVINGA BRIDGING DEVICE FOR CONNECTING DISCRETE MEMORY DEVICES TOA SYSTEM” 的美國專利申請公開US2010/0091536A1中，介紹了具有環形拓撲結構的系統的例子。在下面的介紹中的多個不同的地方，可能會提到某些示例命令、地址和數據格式、協議、內部裝置結構和/或總線事務等，本領域技術人員將會意識到，參照前面提到的專利參考文獻，可以迅速獲得其它更多的示例細節。根據某些示例實施例，命令包來源于控制器并且沿著存儲裝置的環，以點到點的方式通過各個存儲裝置來進行傳遞，直到它們回到該控制器。圖IA是接收并行時鐘信號的示例系統的框圖，而圖IB是接收源同步時鐘信號的與圖IA相同的系統的框圖。時鐘信號可以是單端時鐘信號或差分時鐘對。在圖IA中，系統20包括具有至少ー個輸出端ロ Xout和一個輸入端ロ Xin的存儲器控制器22以及串聯連接的存儲裝置24，26，28和30。雖然在圖IA中沒有示出，但是各個存儲裝置都具有Xin輸入端口和Xout輸出端ロ。輸入和輸出端ロ由將存儲裝置與其構成一部分的系統對接的ー個或多個物理引腳或接線構成。在某些情況下，存儲裝置是閃存存儲裝置。圖IA的當前例子包括四個存儲裝置，但是可供替換的其它例子可以包括単獨一個存儲裝置，或者任何適當數量的存儲裝置。由此，如果存儲裝置24因為與Xout連接而成為系統20的第一個裝置,那么存儲裝置30因其與Xin連接而成為第N個或最后ー個裝置，其中N是大于零的整數。于是，存儲裝置26到28是介于第一個和最后一個存儲裝置之間的串聯連接的存儲裝置。各個存儲裝置可以在系統加電初始化的時候取得獨有的標識(ID)號或者裝置地址(DA)，從而它們是可單個尋址的。共同擁有的、名稱為“APPARATUSAND METHOD FOR PRODUCING IDS FOR INTERCONNECTED DEVICES OF MIXED TYPE” 的美國專利申請第 11/622828 號、名稱為“APPARATUS AND METHOD FOR ESTABLISHING DEVICE IDENTIFIERS FOR SERIALLY INTERCONNECTED DEVICES” 的美國專利申請第 11/750649 號、名稱為“APPARATUS AND METHOD FOR PR0DUCI NG本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：R·舒茨，吳學俊，潘弘柏，
申請(專利權)人：莫塞德技術公司，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。