基于FPGA時間戳的色標位置信息記錄裝置制造方法及圖紙

本實用新型專利技術涉及一種基于FPGA時間戳的色標位置信息記錄裝置，采用FPGA計時模塊來產生高頻時間戳信息，通過高頻時間戳信息來記錄各個色標信號的上升沿或者下降沿，通過每個4倍頻后位置信號的持續時間和色標信號的時間偏移來估算色標信號所對應的位置偏移，從而大大提高了測量精度；同時通過環形FIFO緩沖區來緩存來不及處理的檢測到的色標信息，可以滿足高速記錄色標位置信息的需求。相對于普通的色標信號記錄方法，該記錄方法可以達到10ns甚至更高的精度，能夠滿足包裝，印刷等行業對色標位置信息進行高速高精度記錄的要求。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及ー種包裝、印刷工業中的色標檢測信息記錄裝置，尤其涉及ー種基于FPGA時間戳的色標位置信息的高速高精度的記錄裝置。
技術介紹
在包裝、印刷等行業的色標檢測領域中，一般采用直接記錄編碼器4倍頻后的位置信息來實現，該方法具有簡單，明了的特點，在包裝、印刷等行業中得到了廣泛應用。但是，隨著包裝和印刷領域對色標檢測精度的要求越來越高，單純記錄編碼器4倍頻之后的位置信息，則會導致如下兩個問題第一，記錄結果存在著離散化嚴重的情況；第二，單純通過MCU處理器中斷響應來實現色標信號記錄的方法，存在著丟失色標位置信息的可能，因此這個方法逐漸不能滿足該行業對色標檢測精度的要求了。因此，如何高速和精確的測量色標信號的位置信息成為ー個亟待解決的問題。
技術實現思路
為了解決上述技術問題，本技術提供了一種基于FPGA時間戳的色標位置信息記錄裝置，其特征在干包括FPGA計時模塊、位置信號邊沿檢測模塊、標記信息檢測模塊、位置估算模塊；所述FPGA計時模塊采用晶振進行計時，并給出相應的時間戳信息；所述位置信號邊沿檢測模塊可以檢測信號上升沿或者下降沿跳變，與所述FPGA計時模塊相結合能夠給出四倍頻位置信號上升沿或者下降沿的發生時間；所述標記信息檢測模塊對色標信號的上升沿或者下降沿進行檢測，與所述FPGA計時模塊相結合能夠給出色標信號上升沿或者下降沿的發生時間；所述位置估算模塊根據色標信號相對于四倍頻位置信號的偏移時間估算出色標信號所對應的位置信息。在上述技術方案中，進ー步包括前端處理模塊，所述前端處理模塊對色標信號和參考信號進行濾波處理和極性選擇。在上述技術方案中，進ー步包括色標信息緩沖區，所述色標信息緩沖區用于緩存來不及處理的檢測到的色標信息。在上述技術方案中，所述色標信息緩沖區為環形FIFO緩沖區。本技術取得了以下技術效果通過FPGA的高頻時間戳的記錄方法來記錄色標信號的方法，可以大大的提高測量精度，降低測量位置的離散化的，其數據更加集中；同時，高精度的測量帶來的控制調整值更加的準確和穩定，可以克服低分辨率的編碼器的誤差問題。基于FPGA時間戳的色標信號記錄算法的方法大大改善了測量精度和測量效果。附圖說明圖I為色標位置"圖3為參考信號和標記信號通過數字濾波和極性選擇流程的示意圖；圖4為參考信號和標記信號通過數字濾波示意圖。圖中標記11_高精度記錄色標位置模塊；12_可配置濾波模塊；13_硬件FIFO模塊。具體實施方式為了便于本領域普通技術人員理解和實施本技術，以下結合附圖及具體實施方式對本技術作進ー步的詳細描述。本技術在現有的色標位置信息記錄技術上，増加了 FPGA計時模塊、位置信號邊沿檢測模塊、標記信息檢測模塊、位置估算模塊和色標信息緩沖區。其中，FPGA計時模塊采用晶振進行計時，通過其內部鎖相倍頻后產生高速時鐘，最小計時精度可達到納秒級，屬于硬件計時的范疇，可以給出各個信號產生、結束或者變化的時間點，并給出相應的時間戳 信息。位置信號邊沿檢測模塊可以檢測信號上升沿或者下降沿跳變，與FPGA計時模塊相結合即可知道信號上升沿或者下降沿的發生時間。標記信息檢測模塊可對色標信號的上升沿或者下降沿進行檢測，與FPGA計時模塊相結合即可知道信號上升沿或者下降沿的發生時間。位置估算模塊根據位置信號邊沿檢測模塊輸出的位置信號上升沿或者下降沿確定出4倍頻位置信號中每個位置所對應的時間長度，通過標記信息檢測模塊輸出的色標信號確定該色標信號對應的4倍頻位置信號的位置P，通過位置P前后邊沿跳變的時間差(即從ー個上升沿至緊隨其后的下降沿或從ー個下降沿至緊隨其后的上升沿)計算位置P持續的時間長度Tp，并計算標記信息檢測模塊輸出的色標信號發生時刻距離位置P開始時刻的時間長度Tm，通過公式P+ (Tm/Tp) *L估算出色標信號所對應的位置，L為4倍頻后位置信號所對應的長度間隔，即現有的色標位置信息記錄技術中的最小位置分辨率。由于FPGA計時模塊的精度非常高，那么本技術的位置記錄精度可達到IOns對應的位置精度級別上。對于色標信號位置信息的高速高精度記錄，主要涉及三個方面問題，一是色標信號位置信息的高精度記錄，ニ是可以配置輸入信號的極性和濾波的時間常數，三是所有色標信號位置信息的高速無遺漏的記錄。(一 )色標信號位置信息的高精度記錄標記信息與時鐘信號的關系如圖2所示，pA, pB, pC, pD, pE, pF, pG為增量式編碼器的A, B信號通過四倍頻后可以得到的4倍頻等位置信息，Markl, Mark2, Mark3為標記信息Mark在上面所留下的時間戳的信息,T2，T3為標記信息在一個倍頻信息內部與前ー個時間信息點的差值，Tl，T4為兩個四倍頻信號之間的差值。如果單純只是記錄Mark2和Mark3在編碼器位置上的信息，則Mark2為pB，Mark3為pF，按照這種記錄方式，記錄值在精度要求不高時問題不大，存在最多ー個周期的抖動，但是如果版棍周長比較大，編碼器的線數比較低，實際誤差值則可能會非常大，對后續測量精度的影響比較明顯。而使用本技術中的高分辨的時間戳記錄方式后，如圖2所示，Mark2的估計位置為 pB+(T2/Tl)*L，此時 L = pD-pC，Mark3 的估計位置為 pF+(T3/T4)禮，此時 L = pG_pF。(ニ)可配置輸入信號的極性和濾波的時間常數如圖3所示通過前端處理模塊的配置，可以得到濾波和極性選擇后的REF信號和MARK信號。濾波模塊如圖4所示，MARK信號和REF信號通過濾波后可以有效的消除毛刺的信號，把一些虛假的毛刺信號消除棹。再通過后ー級的信號選擇開關可以正確的處理前端的NPN信號或者PNP信號，提高信號處理的能力和可靠性。(三)所有色標信號位置信息的高速無遺漏的記錄在有些高速印刷的多色組的色標信號檢測中，有大量的Mark信號存在，如果單純依靠處理器的中斷來讀取這些標記信號的信息，不僅大量占用處理器段的負載，而且存在處理器來不讀取數據而導致數據會丟失的情況。為了有效的保證每ー個信號都不丟失，特在FPGA內部建立一個色標信息緩沖區來實現數據的高速連續采集，色標信息緩沖區優選采用硬件的環形FIFO緩沖區的機制來實現。以圖2為例說明，系統如果在很短的時間間隔內來了 3個標記信號的信息，如果沒有硬件的FIFO機制，在Markl的信息處理完成前就Mark2信息就發生了，則可能MCU只能夠處理Markl的信息，Mark2的信息丟失了，如果MCU處理得比較快，在Markl的信息處理完成后Mark2信息才發生，則可能能夠正常處理Mark2的信息。如果有硬件FIFO，當Markl標記信息來了，進入中斷處理，發現有I個，處理。在處理的同時，可能Mark2也來了，FPGA將其放入FIFO中，不會丟失，再次通知MCU等待處理，以此類推，可以知道Markl，Mark2，Mark3都不會丟失，都能夠正確的處理。上述僅為說明本技術原理的優選實施例，凡依本技術范圍所做的均等變化和修飾，皆為本技術專利范圍所涵蓋。權利要求1.一種基于FPGA時間戳的色標位置信息記錄裝置，其特征在于包括FPGA計時模塊、位置信號邊沿檢測模塊、標記信息檢測模塊、位置估算模塊；所述FPGA計時模塊采用晶振進行本文檔來自技高網...

【技術保護點】
一種基于FPGA時間戳的色標位置信息記錄裝置，其特征在于：包括FPGA計時模塊、位置信號邊沿檢測模塊、標記信息檢測模塊、位置估算模塊；所述FPGA計時模塊采用晶振進行計時，并給出相應的時間戳信息；所述位置信號邊沿檢測模塊可以檢測信號上升沿或者下降沿跳變，與所述FPGA計時模塊相結合能夠給出四倍頻位置信號上升沿或者下降沿的發生時間；所述標記信息檢測模塊對色標信號的上升沿或者下降沿進行檢測，與所述FPGA計時模塊相結合能夠給出色標信號上升沿或者下降沿的發生時間；所述位置估算模塊根據色標信號相對于四倍頻位置信號的偏移時間估算出色標信號所對應的位置信息。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳光華，汪原，王威，李旭陽，古城，王津津，
申請(專利權)人：武漢邁信電氣技術有限公司，
類型：實用新型
國別省市：