一種基準電壓源電路制造技術

本發明專利技術提供了一種基準電壓源電路，包括基準源電路與輸出極；所述基準源單元接收電源電壓信號與輸出極單元的反饋信號，輸出第一基準電壓信號；再由輸出極單元的所述第一電阻接收所述第一基準電壓信號，由反饋單元反饋信息至所述基準源單元，由第二電阻輸出第二基準電壓信號，即對地的基準電壓信號；本發明專利技術公開的基準電壓源電路加入了所述第一電阻與第二電阻，將所述基準源單元輸出的所述第一基準電壓信號，即所述對電源的基準電壓信號加載到所述第一電阻上轉化為相應電流，流過第二電阻，所述第二電阻兩端的壓降即為對地的基準電壓信號，即所述基準電壓源電路的輸出電壓信號，通過改變所述第一電阻與第二電阻的比值可以實現基準電壓值可調。

【技術實現步驟摘要】

本專利技術涉及基準電壓源
，尤其涉及一種基準電壓值可調的低溫漂基準電壓源電路。
技術介紹
基準電壓源電路是模擬集成電路的核心単元電路，尤其是電源管理類芯片中，基準電壓源往往決定了此類芯片的性能指標。基準電壓源實現方式種類繁多，有帶隙基準源、具有ニ階溫度補償的帶隙基準、齊納基準源、E/D基準源。圖I是典型的E/D NMOS基準結構。它的設計思想是將兩個工作在飽和區的增強型NMOS管和耗盡型NMOS管串聯，利用其電流相等，可得出輸出電壓為增強型NMOS管閾值電壓和耗盡型NMOS管閾值電壓的函數。由于增強型管閾值電壓為負溫度系數，耗盡型管閾值電壓為正溫度系數，通過調整兩種管子的寬長比，就能得到低溫漂的基準電壓。具體來說，耗盡型NMOS管Ml與增強型NMOS管M2串聯，對基準電壓進行初調。所述耗盡型NMOS管Ml管決定支路電流，所述增強型NMOS管M2決定初調電壓。初調電壓通過耗盡型NMOS管M3進行源極跟隨給耗盡型NMOS管M4和增強型NMOS管M5提供初調電位。所述耗盡型NMOS管M4決定支路電流，所述增強型NMOS管M5決定輸出基準電壓，由于所述增強型NMOS管M5的源極與漏極之間的壓差是固定的，所以此結構能夠提供的基準電壓源電壓一般為0. 85V左右，比較固定，不太好調節。電阻Re與電容Ce對輸出電壓進行濾波。所以現有技術E/D NMOS基準結構存在以下缺點雖然能提供低溫漂的基準電壓源電壓，但是所提供的電壓一般為0. 85V左右，比較固定，不太好調節。
技術實現思路
有鑒于此，本專利技術提供了一種基準電壓源電路，以解決輸出基準電壓信號不可調的問題。為了實現上述目的，現提出的方案如下ー種基準電壓源電路，包括基準源単元，用于接收電源電壓信號，將所述電源電壓信號轉換為第一基準電壓信號后輸出，所述第一基準電壓信號為對電源的基準電壓信號；一端連接所述基準源単元的輸出端，另一端連接電源的第一電阻；一端與所述基準源単元的輸出端相連，另一端接地的第二電阻。所述基準源単元包括電壓偏置単元、第一增強型PMOS晶體管、第二增強型NMOS晶體管和第三耗盡型PMOS晶體管；其中所述電壓偏置単元接收電源電壓信號，另一端接地，輸出端連接所述第二增強型NMOS晶體管的柵極；所述第二增強型NMOS晶體管的源極與所述第三耗盡型PMOS晶體管的源極相連；所述第一增強型PMOS晶體管的源極與襯底相連，接收所述電源電壓信號，漏極與所述第二增強型NMOS晶體管的漏極相連，柵極為所述基準源単元的輸出端；所述第三耗盡型PMOS晶體管的柵極與源極短接，并與襯底相連，漏極接地。所述基準電壓源電路還包括負反饋単元，所述負反饋單元的輸入端與所述基準源単元的輸出端相連，所述負反饋單元的輸出端與所述第二電阻不接地的一端相連，所述負反饋單元的控制端與所述基準源単元內的所述第一增強型PMOS晶體管的漏極相連。所述電壓偏置単元包括第四耗盡型PMOS晶體管、第五增強型NMOS晶體管和第六增強型NMOS晶體管；其中所述第四耗盡型PMOS晶體管的源極與柵極短接，并與襯底相連，接收所述電源電壓信號，漏極與所述第五增強型NMOS晶體管的漏極相連，連接點與所述第二增強型NMOS晶體管的柵極相連；所述第五增強型NMOS晶體管的柵極與漏極相連，源極與所述第六增強型NMOS晶體管的漏極相連；所述第六增強型NMOS晶體管的柵極與漏極相連，源極接地；所述第五增強型NMOS晶體管的襯底與所述第六增強型NMOS晶體管的襯底相連并接地。所述負反饋單元為第七耗盡型PMOS晶體管，所述第七耗盡型PMOS晶體管的襯底 與源極相連。所述基準電壓源電路還包括第三電阻與電容，所述第三電阻的一端與所述第二電阻不接地的一端相連，另一端與所述電容的一端相連，所述電容的另一端接地。從上述的技術方案可以看出，本專利技術公開的基準電壓源電路通過加入了所述第一電阻與第二電阻，將所述基準源單元輸出的所述第一基準電壓信號，即所述對電源的基準電壓信號加載到所述第一電阻上轉化為相應電流，流過第二電阻，所述第二電阻兩端的壓降即為對地的基準電壓信號，即所述基準電壓源電路的輸出電壓信號，通過改變所述第一電阻與第二電阻的比值可以實現基準電壓值可調。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I為現有技術的電路原理圖；圖2為本專利技術實施例公開的基準電壓源電路結構圖；圖3為本專利技術實施例公開的基準電壓源電路原理圖；圖4為本專利技術另ー實施例公開的基準電壓源電路原理圖；圖5為本專利技術另ー實施例公開的基準電壓源電路原理圖；圖6為本專利技術另ー實施例公開的基準電壓源電路原理圖。具體實施例方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例?；诒緦＠夹g中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。本專利技術提供了ー種基準電壓源電路，以解決輸出基準電壓信號不可調的問題。具體的，如圖2所示，所述基準電壓源電路包括基準源単元201、第一電阻Rl和第ニ電阻R2，其中基準源単元201的輸入端與電壓輸入端相連，接收電源電壓信號VIN，輸出端與第ー電阻Rl相連，輸出第一基準電壓信號VoI,所述第一基準電壓信號VoI為對電源的基準電壓信號，基準源単元201的另一端接地；第一電阻Rl連接于電壓輸入端與所述基準源単元201的輸出端之間；第二電阻R2連接于所述基準源単元201的輸出端與地之間。 且所述基準電壓源電路的具體的工作原理如下由所述基準源単元201接收電源電壓信號VIN，并輸出所述第一基準電壓信號Vol ;再由所述第一電阻Rl接收所述第一基準電壓信號Vol，加在所述第一電阻Rl兩端的所述第一基準電壓信號Vol使所述第一電阻Rl上有電流流過，由于所述第一電阻Rl與第ニ電阻R2串聯，流過所述第二電阻R2的電流使所述第二電阻R2兩端產生電壓，即第二基準電壓信號V0UT，也即對地的基準電壓信號，作為整個基準電壓源電路的輸出；通過設置所述第一電阻Rl與第二電阻R2的阻值，即可實現對輸出基準電壓信號的靈活可調。本專利技術公開的基準電壓源電路通過加入了所述第一電阻與第二電阻，將所述基準源單元輸出的所述第一基準電壓信號，即所述對電源的基準電壓信號加載到所述第一電阻上轉化為相應電流，流過第二電阻，所述第二電阻兩端的壓降即為對地的基準電壓信號，即所述基準電壓源電路的輸出電壓信號，通過改變所述第一電阻與第二電阻的比值可以實現基準電壓值可調。本專利技術另一實施例還公開了ー種基準電壓源電路，具體的，如圖3所示，包括基準源単元301、第一電阻Rl和第二電阻R2，其中基準源単元301包括電壓偏置単元302、第一增強型PMOS晶體管Ml、第二增強型NMOS晶體管M2和第三耗盡型PMOS晶體管M3 ;其中電壓偏置単元302接收電源電壓信號VIN，另一端接地，輸出端連接第二增強型NMOS晶體管M2的柵極；第二增強型NMOS晶體管M2的源極與第三耗本文檔來自技高網...

【技術保護點】
一種基準電壓源電路，其特征在于，包括：基準源單元，用于接收電源電壓信號，將所述電源電壓信號轉換為第一基準電壓信號后輸出，所述第一基準電壓信號為對電源的基準電壓信號；一端連接所述基準源單元的輸出端，另一端連接電源的第一電阻；一端與所述基準源單元的輸出端相連，另一端接地的第二電阻。

【技術特征摘要】

【專利技術屬性】
技術研發人員：彭韶華，劉祖韜，
申請(專利權)人：上海新進半導體制造有限公司，
類型：發明
國別省市：