溝槽式功率半導體元件及其制造方法技術

一種溝槽式功率半導體元件，具有一第一導電型的輕摻雜基板、至少二個溝槽、一柵極結構、一第二導電型的阱區、一第一導電型的第一摻雜區、至少二個溝槽底部重摻雜區、一接觸窗與一導電結構，其中，溝槽位于所述輕摻雜基板上；并且，這些溝槽中包括至少一個柵極溝槽；柵極結構位于前述柵極溝槽內；阱區環繞柵極結構；第一摻雜區是位于所述阱區上方；溝槽底部重摻雜區形成于這些溝槽的底部，并且這個溝槽底部重摻雜區是互相連接；接觸窗位于輕摻雜基板上，并與前述溝槽保持一預設距離；導電結構填入接觸窗，以電性連接溝槽底部重摻雜區。本發明專利技術提出一種溝槽式功率半導體元件以及此溝槽式功率半導體元件的制造方法，簡化了制造工藝，降低了制造成本。

【技術實現步驟摘要】

本專利技術涉及一種功率半導體元件及其制造方法，特別涉及一種。
技術介紹
平面型功率半導體元件(例如功率金氧半場效晶體管(MOSFET))將柵極設置于基板表面，其電流通道沿著平行基材表面的走向流動，會占據基板的面積，而導致相鄰單元(cell)的間隔距離無法任意縮減。相較之下，溝槽式功率半導體元件將 柵極設置于溝槽內，使電流通道改為垂直走向，因而可以縮短單元間的間隔距離，提高集成度(integration)。圖I為一典型溝槽式金氧半場效晶體管的剖面示意圖。如圖I所示，此溝槽式金氧半場效晶體管具有一 N型重摻雜基板10 (以N+示意為N型重摻雜)、一 N型輕摻雜外延層12(以N-示意為N型輕摻雜)、多個柵極溝槽14、多個柵極結構16、多個P型阱區17、多個源極摻雜區18與一層間介電層19。其中，N型輕摻雜外延層12位于N型重摻雜基板10上，柵極溝槽14位于N型輕摻雜外延層12中。柵極結構16位于柵極溝槽14內。P型阱區17位于N型輕摻雜外延層12的上部分，并且環繞柵極溝槽14。柵極結構16的周圍包覆有一柵極介電層15，借以與P型阱區17及N型輕摻雜外延層12相區隔。源極摻雜區18位于P型阱區17的表面層，并且環繞柵極溝槽14。層間介電層19覆蓋于柵極結構16上方。此層間介電層19內并制造有多個源極接觸窗，以裸露源極摻雜區18。一般而言，此溝槽式金氧半場效晶體管的源極電壓通過一形成于層間介電層19上方的源極金屬層(圖未示)施加于源極摻雜區18，柵極電壓通過一形成于層間介電層19上方的柵極金屬層(圖未示)施加于柵極結構16，漏極電壓則是通過一形成于N型重摻雜基板10下方的漏極金屬層(圖未示)施加于N型重摻雜基板10。因此，芯片封裝時需同時連接基板上下表面的電極，而造成封裝技術上的限制。由此可見，如何簡化現有的溝槽式功率半導體元件的結構與制造方法，是本
一個重要的課題。
技術實現思路
本專利技術的主要目的是提出一種溝槽式功率半導體元件以及此溝槽式功率半導體元件的制造方法，可以簡化制造工藝，降低制造成本。為達到上述目的，本專利技術提供一種溝槽式功率半導體元件。此溝槽式功率半導體元件具有一第一導電型的輕摻雜基板、至少二個溝槽、一柵極結構、一第二導電型的阱區、一第一導電型的第一摻雜區、至少二個溝槽底部重摻雜區、一接觸窗與一導電結構。其中，溝槽位于所述輕摻雜基板上。并且，這些溝槽中包括至少一個柵極溝槽。柵極結構位于前述柵極溝槽內。阱區環繞柵極結構。表面摻雜區則是位于所述阱區上方。溝槽底部重摻雜區形成于這些溝槽的底部，并且這個溝槽底部重摻雜區互相連接。接觸窗位于輕摻雜基板上，并與前述溝槽保持一預設距離。導電結構填入接觸窗，以電性連接溝槽底部重摻雜區。換句話說，本專利技術提供一種溝槽式功率半導體元件，包括一第一導電型的輕摻雜基板；至少二個溝槽，位于所述輕摻雜基板上，所述溝槽包括至少一個柵極溝槽；一柵極結構，位于所述柵極溝槽內；一第二導電型的阱區，環繞所述柵極結構；一第一導電型的第一摻雜區，位于所述阱區上方；至少二個溝槽底部重摻雜區，形成于所述溝槽底部，并且所述溝槽底部重摻雜區互相連接；一接觸窗，位于所述輕摻雜基板上，并與所述溝槽保持一預設距離；以及一導電結構，填入所述接觸窗以電性連接所述溝槽底部重摻雜區。在本專利技術的一實施例中，前述溝槽包括至少一個第一溝槽與至少一第二溝槽，第一溝槽用以容納一柵極導線，第二溝槽用以容納一終端結構。在本專利技術的一實施例中，更包括一第一導電型的接觸窗底部重摻雜區形成于接觸窗底部，導電結構通過此接觸窗底部重摻雜區電性連接至溝槽底部重摻雜區。在本專利技術的一實施例中，更包括至少二個重摻雜磊晶結構，分別填入溝槽的一下 部分，以形成相對應的溝槽底部重摻雜區于輕摻雜基板內。在本專利技術的一實施例中，更包括至少二個第二導電型的重摻雜磊晶結構，分別填入溝槽的一下部分，柵極結構位于此重摻雜磊晶結構上方。在本專利技術的一實施例中，接觸窗與溝槽的開口位于輕摻雜基板的一上表面。在本專利技術的一實施例中，接觸窗位于輕摻雜基板的一側邊。在本專利技術的一實施例中，溝槽底部重摻雜區為第一導電型，以制造一功率金氧半場效晶體管。在本專利技術的一實施例中，溝槽底部重摻雜區為第二導電型，以制造一絕緣柵極雙極晶體管。依據前述槽式功率半導體元件，本專利技術亦提供一制造方法。此制造方法至少包括下列步驟一種溝槽式功率半導體元件的制造方法，至少包括下列步驟(a)提供一第一導電型的輕摻雜基板；(b)形成至少二個溝槽于輕摻雜基板上，這些溝槽包括至少一個柵極溝槽；(c)形成一接觸窗于輕摻雜基板上；(d)形成至少二個溝槽底部重摻雜區于相對應的溝槽底部；(e)施以熱擴散制造工藝使溝槽底部重摻雜區互相連接；(f)形成一柵極結構于柵極溝槽內；(g)形成一第二導電型的阱區環繞柵極結構；(h)形成一第一導電型的第一摻雜區于阱區上方；以及(i)填入一導電結構于接觸窗內，以電性連接溝槽底部重摻雜區。本專利技術所提供的溝槽式功率半導體元件的制造方法，可以省卻外延層的制造，有助于降低制造成本；并且源極導電結構、柵極導電結構與漏極導電結構，均位于基板的上表面，有利于后續的封裝工藝的進行；可以縮短阱區與導電通道區間的輕摻雜區的厚度，有助于降低導通電阻。關于本專利技術的優點與精神可以借助于以下的專利技術詳述及所附附圖得到進一步的了解。附圖說明圖I為一典型溝槽式金氧半場效晶體管的剖面示意圖；圖2A至圖2G為本專利技術溝槽式金氧半場效晶體管的制造方法的第一實施例；圖3A與圖3B為本專利技術溝槽式金氧半場效晶體管的制造方法的第二實施例；圖4A與圖4B為本專利技術溝槽式金氧半場效晶體管的制造方法的第三實施例；圖5A與圖5B為本專利技術溝槽式金氧半場效晶體管的制造方法和的第四實施例；圖6為本專利技術應用于絕緣柵極雙極晶體管的一較佳實施例；圖7為本專利技術溝槽式金氧半場效晶體管的漏極接觸窗的設置位置的一較佳實施例。主要元件附圖標記說明重摻雜基板10輕摻雜外延層12柵極溝槽14柵極介電層15柵極結構16阱區17源極摻雜區18層間介電層19輕摻雜基板110圖案層115柵極溝槽122第一溝槽124第二溝槽126接觸窗128溝槽底部重摻雜區132，232，532接觸窗底部重摻雜區134，534導電通道區130，530柵極結構ΙδΟ，250, 350,450柵極導線160，260，360,460終端結構170，270，370,470阱區152表面慘雜區154,554重摻雜區156層間介電層180導電結構192，194，196，592，594，596重摻雜磊晶結構231磊晶結構336厚氧化層440導電結構442介電層443元件區Al導線區Α2終端區A具體實施例方式本專利技術的溝槽式功率半導體元件的主要技術特征是通過溝槽底部重摻雜區的制造，取代傳統制造方法所需的重摻雜基板，同時可以省卻形成重摻雜基板上的外延層，借以達到簡化結構，降低制造成本的目的。圖2A至圖2G為本專利技術溝槽式功率半導體元件的制造方法的第一實施例。本實施例以一功率金氧半場效晶體管為例。但是，本專利技術并不限于此。本專利技術亦可適用于其他功率半導體元件，如絕緣柵極雙極性晶體管(IGBT)的制造。如圖2A所示，首先，不同于傳統的金氧半場效晶體管的制造方法，于一N型重摻雜基板上制作N型外延層作為底材，本實施例直接利用一本文檔來自技高網...

【技術保護點】
一種溝槽式功率半導體元件，其特征在于，包括：一第一導電型的輕摻雜基板；至少二個溝槽，位于所述輕摻雜基板上，所述溝槽包括至少一個柵極溝槽；一柵極結構，位于所述柵極溝槽內；一第二導電型的阱區，環繞所述柵極結構；一第一導電型的第一摻雜區，位于所述阱區上方；至少二個溝槽底部重摻雜區，形成于所述溝槽底部，并且所述溝槽底部重摻雜區互相連接；一接觸窗，位于所述輕摻雜基板上，并與所述溝槽保持一預設距離；以及一導電結構，填入所述接觸窗以電性連接所述溝槽底部重摻雜區。

【技術特征摘要】

【專利技術屬性】
技術研發人員：蔡依蕓，張淵舜，涂高維，
申請(專利權)人：科軒微電子股份有限公司，
類型：發明
國別省市：