碳化硅襯底制造技術

一種碳化硅襯底（1）包括：基礎襯底（10），該基礎襯底（10）具有70mm或更大的直徑；和多個SiC襯底（20），該SiC襯底（20）由單晶碳化硅制成并且在平面圖中觀察時并排布置在基礎襯底（10）上。換句話說，多個SiC襯底（20）并排布置在基礎襯底（10）的主表面上并且沿著該主表面布置。此外，SiC襯底（20）中的每一個具有與基礎襯底（10）相反并且相對與{0001}面具有20°或更小的偏離角的主表面（20A）。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及ー種碳化硅襯底，更具體地，涉及ー種能夠降低使用該碳化硅襯底制造半導體器件的成本的碳化娃襯底。
技術介紹
近年來，為了實現高擊穿電壓、低損耗和在高溫環境下利用半導體器件，已經開始采用碳化硅(SiC)作為用于半導體器件的材料。碳化硅是寬帶隙半導體，具有比通常廣泛用作用于半導體器件材料的硅更大的帶隙。因此，通過采用碳化硅作為用于半導體器件的材料，半導體器件可具有高擊穿電壓、減小的導通電阻等。此外，有利地，與采用硅作為其材料的半導體器件的特性相比，采用碳化硅作為其材料的半導體器件具有即使在高溫環境中也更少降低的特性。在這種情況下，關于用于制造半導體器件的碳化硅晶體和碳化硅襯底的制造方法，已經進行了各種研究，并且已經提出了各種構想(例如，參見美國專利申請公開No. 2006/0073707 (專利文獻I)、美國專利申請公開No. 2007/0209577 (專利文獻2)和美國專利申請公開No. 2006/0075958 (專利文獻3))。引用列表專利文獻PTL I :美國專利申請公開 No. 2006/0073707PTL 2 :美國專利申請公開 No. 2007/0209577PTL 2 :美國專利申請公開 No. 2006/0075958
技術實現思路
技術問題然而，在ー個大氣壓下，碳化硅不具有液相。另外，其晶體生長溫度為非常高的2000°C或更大。這使得很難控制和穩定生長條件。從而，很難使碳化硅單晶具有大直徑同時維持高質量。因此，不容易獲得具有大直徑的高質量碳化硅襯底。制作這種具有大直徑的碳化硅襯底的困難不僅導致碳化硅襯底的制造成本増加，而且使用該碳化硅襯底ー批制造更少的半導體器件。從而，不利地，増加了半導體器件的制造成本。鑒于這一點，本專利技術的目的是提供一種能夠降低使用該碳化硅襯底的半導體器件的制造成本的碳化娃襯底。解決問題的方案根據本專利技術的碳化硅襯底包括基礎襯底，該基礎襯底具有70mm或更大的直徑；和多個SiC襯底，該SiC襯底每個都由單晶碳化硅制成并且在平面圖中觀察時并排布置在基礎襯底上。SiC襯底中的每ー個具有與基礎襯底相反并且相對于{0001}面具有20°或更小的偏離角的主表面。如上所述，很難使高質量碳化硅單晶具有大直徑。為了解決這一點，在本專利技術的碳化硅襯底中，在具有大直徑、即70_或更大直徑的基礎襯底上，將每個都由單晶碳化硅制成的多個SiC襯底在平面圖上觀察時并排布置。從不同的角度解釋，將該SiC襯底布置在基礎襯底的主表面上并且沿著該主表面布置。由此，例如，每個都是具有不足尺寸的、由高質量碳化硅單晶制成的多個SiC襯底可以并排布置在具有大直徑并且由具有大缺陷密度的低質量碳化硅晶體制成的基礎襯底上，或者并排布置在具有大直徑并且由碳化硅之外的適當材料制成的基礎襯底上。這種碳化硅襯底可以被處理為具有高質量SiC層并且具有大直徑的襯底。通過使用這種碳化硅襯底，可以提高半導體器件的制造エ藝的效率。此外，在本專利技術的碳化硅襯底中，與基礎襯底相反的SiC襯底中的每ー個的主表面相對于{0001}面具有20°或更小的偏離角。從而，在制造半導體器件的エ藝中，可以容易地在SiC襯底的主表面上形成外延生長層，同時抑制表面缺陷的產生。同樣，根據本專利技術的碳化硅襯底，可以提供一種能夠降低使用該碳化硅襯底制造半導體器件的成本的碳化硅襯底。 應該注意，為了提高制造半導體器件的エ藝的效率，優選的是，多個SiC襯底中的相鄰的SiC襯底彼此接觸布置。更優選地，例如，多個SiC襯底優選地以矩陣的形式彼此接觸布置。此外，相鄰的SiC襯底中的每ー個優選具有與SiC襯底的主表面基本垂直的端表面。通過這種方式，可以容易地制造碳化硅襯底。這里，例如，當端表面和主表面形成不小于85°且不大于95°的角度時,可以確定端表面和主表面彼此基本垂直。在碳化硅襯底中，基礎襯底和SiC襯底中的每ー個可以彼此接觸。從而，例如，SP使使用該碳化硅襯底制造電流在碳化硅襯底的厚度方向上流動的垂直型半導體器件時，電流也可以在SiC襯底和基礎襯底之間直接流動。在碳化硅襯底中，基礎襯底可以由碳化硅制成。這實現了減小在SiC襯底和基礎襯底之間的諸如線性膨脹系數的物理性質差異。結果，可以獲得在制造半導體器件的エ藝中穩定的碳化硅襯底。應該注意，基礎襯底可以由單晶碳化硅制成，或者可以由多晶碳化硅(包括碳化硅燒結體)制成。在該碳化硅襯底中，晶體在基礎襯底和SiC襯底中的每ー個之間可以是不連續的。通過這種方式，可以自由選擇構成SiC襯底的晶體和構成基礎襯底的晶體的組合。應該注意，晶體不連續的狀態指的是基礎襯底由單晶碳化硅制成，并且在多個SiC襯底和基礎襯底彼此接觸的表面上，SiC襯底中的每ー個的面取向和基礎襯底的面取向彼此不同的狀態；或者是基礎襯底由多晶碳化硅制成的狀態。在該碳化硅襯底中，缺陷在基礎襯底和SiC襯底中的每ー個之間可以是不連續的。通過這種方式，阻止基礎襯底中的缺陷傳播到SiC襯底中，由此即使采用相對低質量(即，具有相對更多的缺陷)的基礎襯底，也可以維持高質量(即，具有更少的缺陷)的SiC襯/ 。在該碳化硅襯底中，基礎襯底可以具4英寸或更大的直徑。通過這種方式，制造半導體器件的エ藝能夠變得更有效。在該碳化娃襯底中，SiC襯底中的姆ー個的與基礎襯底相反的主表面相對于{0001}面可以具有5°或更大的偏離角。這有利于在制造半導體器件的エ藝中，在SiC襯底上形成外延生長層期間的臺階流動生長(step-flow growth),從而阻止臺階聚并的發生。此外，SiC襯底中的每ー個可以具有IcnT2或更小的微管密度。此外，SiC襯底可以具有I X IO4CnT2或更小的位錯密度。此外，SiC襯底可以具有0. IcnT1或更小的堆垛層錯密度。通過采用這種高質量的SiC襯底，在SiC襯底上可以容易地形成高質量的外延生長層。此外，SiC襯底可以具有5X1018cnT3或更小的雜質濃度。通過這種方式，可以容易地獲得缺陷少的高質量SiC襯底。本專利技術的有利效果從上面的描述明顯的，根據本專利技術的碳化硅襯底，能夠提供一種能夠降低使用該碳化娃襯底的半導體器件的制造成本的碳化娃襯底。附圖說明圖I是示出碳化硅襯底的結構的示意性橫截面圖。 圖2是示意性示出用于制造碳化硅襯底的方法的流程圖。圖3是示意性示出用于制造碳化硅襯底的另ー種方法的流程圖。圖4是用于示出用于制造碳化硅襯底的方法的示意性橫截面圖。圖5是用于示出用于制造碳化硅襯底的方法的示意性橫截面圖。圖6是用于示出用于制造碳化硅襯底的方法的示意性橫截面圖。圖7是示出碳化硅襯底的另ー種結構的示意性橫截面圖。圖8是示意性示出用于制造圖7的碳化硅襯底的方法的流程圖。圖9是示出碳化硅襯底的再一種結構的示意性橫截面圖。圖10是示意性示出用于制造圖9的碳化硅襯底的方法的流程圖。圖11是示出垂直型MOSFET的結構的示意性橫截面圖。圖12是示意性示出用于制造垂直型MOSFET的方法的流程圖。圖13是用于示出用于制造垂直型MOSFET的方法的示意性橫截面圖。圖14是用于示出用于制造垂直型MOSFET的方法的示意性橫截面圖。圖15是用于不出用于制造垂直型MOSFET的方法的不意性橫截面圖。具體實施例方式下面參考附圖描述本專利技術的實施例。應該注意，在下面提到的本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：堀勉，原田真，西口太郎，佐佐木信，井上博揮，藤原伸介，
申請(專利權)人：住友電氣工業株式會社，
類型：
國別省市：