本實用新型專利技術公開一種電子提花機數(shù)據(jù)傳輸裝置，屬于提花機控制技術領域，所述裝置包括一主控制器、m個下位機CPU、m個驅動芯片、m*n個移位寄存器以及m個存儲器，所述裝置工作時，先將整個花型的N個數(shù)據(jù)分別傳輸?shù)絤個下位機CPU的存儲器中，然后通過移位寄存器統(tǒng)一傳輸?shù)教峄C電磁驅動板。將針數(shù)為N的電子提花機轉換為N/m針數(shù)提花機，使傳輸時間縮短到原來的1/m，大大提高了工作效率，解決了大針數(shù)電子提花機數(shù)據(jù)多，速度慢的問題。此外，下位機CPU的傳輸數(shù)據(jù)檢測功能，可以將數(shù)據(jù)錯誤率降到最低，提高電子提花機的提花效率。（*該技術在2022年保護過期，可自由使用*）
【技術實現(xiàn)步驟摘要】
本技術涉及提花機控制技術，特別是涉及一種電子提花機數(shù)據(jù)傳輸裝置。
技術介紹
電子提花機的控制轉接ロ將每ー緯的花型數(shù)據(jù)傳送到電磁提花裝置的時間以及正確率是決定電子提花機工作速度和效率的關鍵。傳統(tǒng)的電子提花機控制轉接ロ傳送數(shù)據(jù)的方法分為兩種，一種是將每ー緯的X個數(shù)據(jù)串行移位傳送到電磁提花裝置的每個電磁驅動板，同一個花型數(shù)據(jù)循環(huán)重復傳輸；第二種方法是將每ー緯的X個數(shù)據(jù)先分流到m個I/O接ロ板，然后m個I/O接ロ板中的X/m個數(shù)據(jù)同時串行移位到電磁提花裝置的每個電磁驅動板，同一個花型數(shù)據(jù)循環(huán)重復傳輸。對于大針數(shù)的電子提花機，每ー緯X數(shù)據(jù)量大，第一種方法完全采用串行移位傳送，速度太慢，并且出錯概率大；第二種方法采用了數(shù)據(jù)分流，減少了串行移位的數(shù)據(jù)量，但是每一緯的數(shù)據(jù)都要先分流到m個I/O接ロ板，對提高速度效果不明顯。·有鑒于此，本專利技術人對此進行研究，專門開發(fā)出ー種電子提花機數(shù)據(jù)傳輸裝置，本案由此產生。
技術實現(xiàn)思路
本技術的目的是提供一種電子提花機數(shù)據(jù)傳輸裝置，通過下位機CPU和移位寄存器，提高數(shù)據(jù)傳輸速度，降低出錯率。為了實現(xiàn)上述目的，本技術的解決方案是電子提花機數(shù)據(jù)傳輸裝置，包括主控制器、下位機CPU和移位寄存器。其中，主控制器的輸出端連接有m個下位機CPU，m個下位機CPU與主控制器之間采用串行通訊，下位機CPU的輸出端串聯(lián)有η個移位寄存器，各個移位寄存器分別并行連接在電磁驅動板上。作為優(yōu)選，每個下位機CPU和移位寄存器之間還串聯(lián)有ー個驅動芯片，驅動芯片輸入的信號和輸出的信號一一對應，其作用是不改變信號的邏輯值，提高信號的可靠性。作為優(yōu)選，所述裝置還包括m個存儲器，每個存儲器與對應的下位機CPU相連，當需要存儲的數(shù)據(jù)比較大，下位機CPU本身的存儲容量不夠吋，下位機CPU就可以將所有數(shù)據(jù)存儲在外置存儲器中。電子提花機設有m個電磁驅動板，每個下位機CPU對應的η個移位寄存器并行連接在同一塊提花機電磁驅動板上。所述下位機CPU采用51系列單片機。所述主控制器采用型號為STM32F103的處理芯片。主處理器除了將花型數(shù)據(jù)串行傳送給下位機CPU之外，在各個下位機CPU每正確移位ー緯數(shù)據(jù)給移位寄存器之時，主處理器還需要提供ー個同步時鐘信號給各下位機CPU，使所有移位寄存器并行端的數(shù)據(jù)構成一緯完整的數(shù)據(jù)同時輸出。采用上述裝置的電子提花機數(shù)據(jù)傳輸方法，包括如下步驟I)首先，主控制器根據(jù)下位機CPU的個數(shù)m，將電子提花機需要傳輸?shù)恼麄€花型數(shù)據(jù)N按針數(shù)順序分離成m組，分別通過串行通訊傳送到m個下位機CPU內置或外置存儲器中，每個下位機CPU內置或外置存儲器數(shù)據(jù)存儲容量至少為N/m位；2)當主控制器將整個花型數(shù)據(jù)傳輸?shù)絤個存儲器中之后，電子提花機提花工作開始，m組下位機CPU及對應的移位寄存器同時獨立工作，存儲器中的第I緯數(shù)據(jù)通過移位寄存器串行移位到到各個移位寄存器中，m*n個移位寄存器的總位數(shù)大于等于每一緯的針數(shù)；3)當下位機CPU輸出第2緯數(shù)據(jù)之前，下位機CPU先輸出控制信號(STB)鎖存第一緯的數(shù)據(jù)，然后在移位時鐘(CLK)的作用下通過(D-IN)串行輸出第2緯數(shù)據(jù)，同時第I緯數(shù)據(jù)通過移位寄存器串行移出，通過(D-OUT)返回至下位機CPU內置或外置存儲器中的第I緯數(shù)據(jù)比較，如果正確，則所有下位機CPU將在主控器的同步時鐘信號來臨之際使輸出控制信號(OE)有效，使所有的寄存器將第I緯數(shù)據(jù)輸出，驅動提花機電磁驅動板，進行第I緯的提花動作，如果錯誤，則進入錯誤中斷，重新輸出第I緯數(shù)據(jù)。如此過程傳完一個花型，然后重復。在上述步驟2)中，存儲器中的數(shù)據(jù)在移入移位寄存器前，先經過驅動芯片進行信號放大。在上述步驟3)中，在移位寄存器向電磁驅動板發(fā)送每一緯的數(shù)據(jù)前，該緯數(shù)據(jù)都需要經過下位機CPU檢驗，即當移位寄存器串行輸出第i緯數(shù)據(jù)時，i-1緯的數(shù)據(jù)移位返回至下位機CPU，下位機CPU將返回的數(shù)據(jù)與原來存儲的數(shù)據(jù)比較，如果兩者一致，則將第i-1緯數(shù)據(jù)并行輸出給電磁驅動板，如果不一致，下位機CPU則重新輸出第i-ι緯數(shù)據(jù)。采用上述電子提花機數(shù)據(jù)傳輸裝置進行數(shù)據(jù)傳輸時，因為配備有m組下位機CPU和移位寄存器，可以先將整個花型的N個數(shù)據(jù)分別傳輸?shù)絤個下位機CPU的存儲器中，將針數(shù)為N的電子提花機轉換為N/m針數(shù)提花機，使傳輸時間縮短到原來的1/m，而且，主控制器將所有花型數(shù)據(jù)傳輸給下位機CPU后，除了發(fā)送同步時鐘信號外，不再與下位機CPU進行通訊，大大提高了工作效率，解決了大針數(shù)電子提花機數(shù)據(jù)多，速度慢的問題。此外，下位機CPU的傳輸數(shù)據(jù)檢測功能，可以將數(shù)據(jù)錯誤率降到最低，提高電子提花機的提花效率。以下結合附圖及具體實施例對本技術做進一步詳細描述。附圖說明圖I為本實施例的電子提花機數(shù)據(jù)傳輸裝置的電路原理圖；圖2為本實施例的電子提花機數(shù)據(jù)傳輸裝置其中一組電路元器件圖。標號說明主控制器I ;下位機CPU2 ;驅動芯片3 ;移位寄存器4 ;存儲器5 ;提花機電磁驅動板6。具體實施方式如圖I所示，電子提花機數(shù)據(jù)傳輸裝置，包括主控制器I、下位機CPU2和移位寄存器4。其中，主控制器I的輸出端連接有m個下位機CPU2，m個下位機CPU2與主控制器I之間采用串行通訊，下位機CPU2的輸出端串聯(lián)有η個移位寄存器4，各個移位寄存器4分別并行連接在電磁驅動板6上。在本實施例中，每個下位機CPU2和移位寄存器4之間還串聯(lián)有一個型號為2804的驅動芯片3，驅動芯片3輸入的信號和輸出的信號一一對應，其作用是不改變信號的邏輯值，提高信號的可靠性。上述裝置還包括m個存儲器5，每個存儲器5與對應的下位機CPU2相連，當需要存儲的數(shù)據(jù)比較大，下位機CPU2本身的存儲容量不夠時，下位機CPU2就可以將所有數(shù)據(jù)存儲在外置存儲器中。在本技術中，采用下位機CPU2自帶的存儲器或者外置存儲器都是可行的。電子提花機設有m個電磁驅動板6，每個下位機CPU2對應的η個移位寄存器4并行連接在同一塊提花機電磁驅動板上。下位機CPU2可以采用多種型號的單片機，在本實施例中，采用51系列單片機。所述主控制器I可以采用多種微處理器，本實施例中，具體采用型號為STM32F103的處理芯片。主處理器I除了將花型數(shù)據(jù)串行傳送給下位機CPU2之外，在各個下位機CPU2每正確移位一緯數(shù)據(jù)給移位寄存器4之時，主處理器I還需要提供一個同步時鐘信號給各下位機CPU2，使所有移位寄存器4并行端的數(shù)據(jù)構成一緯完整的數(shù)據(jù)同時輸出。移位寄存器可以根據(jù)實際需求采用多種型號的移位寄存器，只要能使m*n個移位寄存器4的總位數(shù)大于等于每一緯的針數(shù)。在本實施例中，具體采用型號為4094的移位寄存器。采用上述裝置的電子提花機數(shù)據(jù)傳輸方法，包括如下步驟I)首先，主控制器I根據(jù)下位機CPU2的個數(shù)m，將電子提花機需要傳輸?shù)恼麄€花型數(shù)據(jù)N按針數(shù)順序分離成m組，分別通過串行通訊傳送到m個下位機CPU2內置或外置存儲器5中，每個下位機CPU2內置或外置存儲器5數(shù)據(jù)存儲容量至少為N/m位；2)當主控制器I將整個花型數(shù)據(jù)傳輸?shù)絤個存儲器5中之后，電子提花機提花工作開始，m組下位機CPU2及對應的移位寄存器4同時獨立工作，存儲器5中的第I緯數(shù)據(jù)通過移位寄存器4串行移位到到各個移位寄存器4中，m*n個移位寄存器4的總本文檔來自技高網...
【技術保護點】
電子提花機數(shù)據(jù)傳輸裝置，其特征在于：電子提花機數(shù)據(jù)傳輸裝置，包括主控制器、下位機CPU和移位寄存器；主控制器的輸出端連接有m個下位機CPU，m個下位機CPU與主控制器之間采用串行通訊，下位機CPU的輸出端串聯(lián)有n個移位寄存器，各個移位寄存器分別并行連接在電磁驅動板上。
【技術特征摘要】
【專利技術屬性】
技術研發(fā)人員：盧雪萍，
申請(專利權)人：紹興文理學院，
類型：實用新型
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。