本發明專利技術提供一種存儲器控制方法、存儲器控制器與存儲器儲存裝置。本方法包括識別存儲器儲存裝置與主機系統之間的傳輸模式是屬于第一或第二傳輸模式，并且將存儲器儲存裝置的存儲器芯片分組為多個存儲器芯片組。本方法也包括，當傳輸模式是屬于第一傳輸模式時，使用第一抹除模式來抹除儲存于存儲器芯片中的數據；以及當傳輸模式是屬于第二傳輸模式時，使用第二抹除模式來抹除儲存于此些存儲器芯片中的數據，其中在第一抹除模式中至少部分存儲器芯片組會同時被使能并且在第二抹除模式中任兩個存儲器芯片組不會同時被使能。
【技術實現步驟摘要】
本專利技術涉及一種用于可復寫式非易失性存儲器模組的存儲器控制方法及實作此方法的存儲器控制器與存儲器儲存裝置。
技術介紹
數碼相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于可復寫式非易失性存儲器(rewritable non-volatile memory)具有數據非易失性、省電、體積小與無機械結構等的特性，適合可攜式應用，最適合使用于這類可攜式由電池供電的產品上。隨身碟就是一種以可復寫式非易失性存儲器作為儲存媒體的儲存裝置。由于可復寫式非易失性存儲器體積小容量大，所以已廣泛用于個人重要數據的儲存。因此，近年可復寫式非易失性存儲器產業成為電子產業中相當熱門的一環。存儲器儲存裝置中的存儲器芯片具有多個實體區塊(physical block)，且每一實·體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入數據時必須依據實體頁面的順序依序地寫入數據。一般來說，寫入數據至實體頁面的程序可區分為指令與數據傳輸(transfer)以及數據編程(program)兩個部分。具體來說，當欲在存儲器芯片的實體頁面中儲存數據時，存儲器儲存裝置的控制電路首先會將指令與數據傳輸至存儲器芯片內的緩沖區中。之后，存儲器芯片會將緩沖區內的數據編程(即，寫入)至頁面中。在存儲器儲存裝置的控制電路傳輸數據至存儲器芯片的期間，存儲器芯片是處于一傳輸狀態。并且，當數據被編程至實體頁面的期間，存儲器芯片是處于一忙碌(busy)狀態。為了提升存儲器儲存裝置的寫入速度，存儲器儲存裝置會配置多個存儲器芯片并且以交錯方式或平行方式來寫入數據。例如，以配置有經由一條數據輸入輸出總線與控制電路耦接的第一與第二存儲器芯片的存儲器儲存裝置為例，當主機系統欲在存儲器儲存裝置中儲存多筆頁數據(即，數據長度為大于I個頁面的數據)時，控制電路可將其中一個頁數據傳輸至第一存儲器芯片。之后，在第一存儲器芯片處于忙碌狀態期間，控制電路可將另一個頁數據傳輸至第二存儲器芯片。接著，在第二存儲器芯片處于忙碌狀態時，控制電路可將另一個頁數據傳輸至第一存儲器芯片，由此交錯地將欲寫入的頁數據傳輸至第一存儲器芯片與第二存儲器芯片，以縮短寫入數據的時間。特別是，當存儲器芯片處于傳輸狀態或忙碌狀態時，存儲器芯片會需要電源以執行傳輸或編程。然而，對于使用數據傳輸接口所提供的電力作為主要電源的記憶卡或隨身碟來說，當多顆存儲器芯片一起使能(即，處于忙碌狀態或傳輸狀態)時，數據傳輸接口所提供的電力可能會不足而造成寫入失敗。類似地，抹除實體頁區塊內的數據的程序亦可區分為指令傳輸以及數據抹除兩個部分。然而，存儲器芯片執行數據抹除所需的電力遠大于執行數據寫入所需的電力。因此，發展一種存儲器控制方法，以致于在使用交錯方式或平行方式來寫入數據下，能夠避免當執行抹除指令時因電力不足所造成的不穩定，是有其必要。
技術實現思路
本專利技術提供一種存儲器控制方法、存儲器控制器與存儲器儲存裝置，其能夠在兼顧寫入效能下，避免執行抹除指令時因電力不足所造成的不穩定。本專利技術范例實施例提出一種存儲器控制方法，用于存儲器儲存裝置，其中此存儲器儲存裝置具有可復寫式非易失性存儲器模組并且此可復寫式非易失性存儲器模組具有多個存儲器芯片。本存儲器控制方法包括識別存儲器儲存裝置與主機系統之間的傳輸模式為屬于第一傳輸模式或第二傳輸模式，并且將存儲器芯片分組為多個存儲器芯片組。本存儲器控制方法也包括，當傳輸模式為屬于第一傳輸模式時，使用第一抹除模式來抹除儲存于此些存儲器芯片中的多個數據，其中在第一抹除模式中此些存儲器芯片組之中的至少部分存儲器芯片組會同時被使能。本存儲器控制方法還包括，當傳輸模式為屬于第二傳輸模式時，使用第二抹除模式來抹除儲存于此些存儲器芯片中的數據，其中在第二抹除模式中此些存儲器芯片組之中的任兩個存儲器芯片組不會同時被使能。在本專利技術的一范例實施例中，上述的存儲器芯片包括第零存儲器芯片、第一存儲 器芯片、第二存儲器芯片、第三存儲器芯片、第四存儲器芯片、第五存儲器芯片、第六存儲器芯片與第七存儲器芯片，其中第零存儲器芯片與第一存儲器芯片經由第零數據輸入輸出總線耦接至存儲器儲存裝置的存儲器控制器，第二存儲器芯片與第三存儲器芯片經由第一數據輸入輸出總線耦接至存儲器控制器，第四存儲器芯片與第五存儲器芯片經由第二數據輸入輸出總線耦接至存儲器控制器，第六存儲器芯片與第七存儲器芯片經由第三數據輸入輸出總線耦接至存儲器控制器。此外，上述的將存儲器芯片分組為存儲器芯片組的步驟包括將第零存儲器芯片、第二存儲器芯片、第四存儲器芯片與第六存儲器芯片分組為第零存儲器芯片組；以及將第一存儲器芯片、第三存儲器芯片、第五存儲器芯片與第七存儲器芯片分組為第一存儲器芯片組。在本專利技術的一范例實施例中，上述的使用第一抹除模式來抹除儲存于存儲器芯片中的數據的步驟包括對第零存儲器芯片組的第零存儲器芯片、第二存儲器芯片、第四存儲器芯片與第六存儲器芯片同步下達一抹除指令；以及在第零存儲器芯片、第二存儲器芯片、第四存儲器芯片與第六存儲器芯片執行此抹除指令期間，對第一存儲器芯片組的第四存儲器芯片、第五存儲器芯片、第六存儲器芯片與第七存儲器芯片同步下達抹除指令。在本專利技術的一范例實施例中，上述的使用第二抹除模式來抹除儲存于存儲器芯片中的數據的步驟包括對第零存儲器芯片組的第零存儲器芯片、第二存儲器芯片、第四存儲器芯片與第六存儲器芯片同步下達抹除指令；以及在第零存儲器芯片、第二存儲器芯片、第四存儲器芯片與第六存儲器芯片完成此抹除指令之后，對第一存儲器芯片組的第四存儲器芯片、第五存儲器芯片、第六存儲器芯片與第七存儲器芯片同步下達抹除指令。在本專利技術的一范例實施例中，上述的存儲器控制方法還包括同時使能上述存儲器芯片組之中的至少部分存儲器芯片組來寫入來自于主機系統的寫入數據。在本專利技術的一范例實施例中，上述的存儲器控制方法還包括，當存儲器儲存裝置與主機系統之間的傳輸模式為超直接存儲器存取(Ultra Direct Memory Access，UDMA)模式O、超直接存儲器存取模式I、超直接存儲器存取模式2、超直接存儲器存取模式3、超直接存儲器存取模式4或程序輸入輸出(programmed input/output, PI0)模式時,識別存儲器儲存裝置與主機系統之間的傳輸模式為屬于第二傳輸模式。在本專利技術的一范例實施例中，上述的存儲器控制方法還包括，當存儲器儲存裝置與主機系統之間的傳輸模式為超直接存儲器存取模式5或超直接存儲器存取模式6時，識別存儲器儲存裝置與主機系統該傳輸模式為屬于第一傳輸模式。本專利技術范例實施例提出一種存儲器控制器，用于控制可復寫式非易失性存儲器模組，其中此可復寫式非易失性存儲器模組具有多個存儲器芯片。本存儲器控制器包括主機接口、存儲器接口、微控制器、存儲器管理單元、數據傳輸模式識別單元與存儲器抹除單元。主機接口用以耦接至主機系統。存儲器接口用以耦接至可復寫式非易失性存儲器模組。微控制器耦接至主機接口與存儲器接口。存儲器管理單元耦接至微控制器，并且用以將此些存儲器芯片分組為多個存儲器芯片組。數據傳輸模式識別單元耦接至微控制器，并且用以識別主機接口與主機系統之間的傳輸模式為屬于第一傳輸模式或第二傳輸模式。存儲器抹除單元耦本文檔來自技高網...
【技術保護點】
一種存儲器控制方法，用于一存儲器儲存裝置，其中該存儲器儲存裝置具有一可復寫式非易失性存儲器模組并且該可復寫式非易失性存儲器模組具有多個存儲器芯片，該存儲器控制方法包括：識別該存儲器儲存裝置與一主機系統之間的一傳輸模式為屬于一第一傳輸模式或一第二傳輸模式；將該些存儲器芯片分組為多個存儲器芯片組；當該傳輸模式為屬于該第一傳輸模式時，使用一第一抹除模式來抹除儲存于該些存儲器芯片中的多個數據，其中在該第一抹除模式中該些存儲器芯片組之中的至少部分存儲器芯片組會同時被使能；以及當該傳輸模式為屬于該第二傳輸模式時，使用一第二抹除模式來抹除儲存于該些存儲器芯片中的該些數據，其中在該第二抹除模式中該些存儲器芯片組之中的任兩個存儲器芯片組不會同時被使能。
【技術特征摘要】
【專利技術屬性】
技術研發人員：侯建弘，麥灝文，
申請(專利權)人：群聯電子股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。