管理集成電路設計的裝置和方法制造方法及圖紙

本發明專利技術是關于一種管理集成電路設計的裝置和方法，包括對設計的配置、設計參數和設計功能的管理，其中設計者能夠控制定制指令或其他設計元素。在一個實施例中，使用了面向對象仿真技術(202、204)。為了增強在設計、層次結構和設計過程中的其他方面中關于與其他組件的接口功能，運用了設計迭代、組件封裝、人類可讀文件格式的使用、可擴展動態GUI和工具箱及其他特點。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】
本專利技術涉及半導體設計和集成電路的計算機自動化設計領域，特別是涉及一種管理系統設計中的配置、設計參數和功能性的方法以及一種可以由設計者控制的定制指令或其他設計元素的管理集成電路設計的裝置和方法。
技術介紹
目前已有若干種用于集成電路(integratedcircuit, IC)設計的計算機輔助設計(computer aided design,CAD)工具。此類計算機輔助或計算機自動化的IC設計工具中可包括具有綜合與優化處理功能的模塊或程序。通常，綜合(synthesis)被定義為一種由高一級抽象層次向低一級抽象層次轉化的方法，可包括任何必要的各級抽象層次的綜合技術的組合。所謂“行為綜合”(behavioral synthesis)是指一種設計工具,它將所需要的IC的行為(例如輸出、輸出和函數)輸入一計算機程序，從而設計出能夠表現出所需要的行為的器件。這類工具與人工布線等人工設計方法相比而言，能夠使IC設計者在在非常短的時間內設計出更為復雜的器件，比如具有上百萬個邏輯門的器件，而很少產生或根本沒有錯誤。不同抽象層次的綜合處理的例子包括體系結構層次的綜合(architecturallevel synthesis)和邏輯層次的綜合(logic level synthesis),這兩種綜合都可應用于IC設計過程中。體系結構層次的綜合主要涉及電路的宏觀結構，采用功能塊的方式(包括與其相互連接和內部功能相關的信息)。體系結構層次的綜合包括寄存器傳送級(registertransfer level, RTL)的綜合,可以包含多位元件如寄存器和算子。邏輯層次的綜合涉及門電路層次的設計。通過邏輯層次的綜合確定電路的微觀結構并將邏輯模型轉化為實際的庫單元(library cell)之間的內部連接。邏輯層次的綜合的產物就是邏輯器件及其互相連接的連線表。目前市場上已經有若干供貨商可以提供商業邏輯層次綜合器(所謂綜合“引擎”)。綜合過程通常是首先由設計者根據目標器件所要實現的功能編制出一套IC規范(specification)。然后利用硬件描述語言(hardware description language, HDL)將這些規范編碼。硬件描述語言包括位于紐約的IEEE提供的VHDL (VHSIC硬件描述語言)或位于加洲圣克拉拉的凱登斯設計系統公司(Cadence Design Systems, Inc)提供的Verilog 。IC規范規定IC所需要的輸入和輸出以及需要的功能，如可使用內存的大小或時鐘脈沖速度。然后設計者通過HDL生成一個“連線表”(netlist)，該連線表包括門電路及其連接線路的列表，是對所需IC的電路系統的描述。 最終將設計方案編譯并制造出用于生產物理IC的掩模。圖I是現有技術中基于綜合法的IC設計和制造方法。另外可參考2001年11月27日授予Dangelo等人的名為《生成并驗證電子設計低層次描述的方法和系統》的美國專利6，324，678。該專利公開了一種從高層次描述和規范生成復雜數字器件的結構描述的方法。該方法利用系統技術將原始的、高層次描述的意圖中所包含語義的一致性映射并執行。設計活動實際上是一系列不同層次設計描述的轉化操作。獲取某一層次的指定含義(語義)和形式軟件操作(formal software manipulations)并導出下一描述符合設計目標的硬件的更為具體的層次。該方法的主要特點在于獲取用戶的構思、意圖、規范、描述、限制和權衡；體系結構劃分；高層次的仿真假設分析；規模估計；定時估計；體系結構權衡；有執行估計的概念設計；時序收斂。遺憾的是，上述現有技術盡管十分適合于較簡單的器件和單一元件，但是對于自動化IC設計還存在若干局限，特別是當用于設計更為復雜的IC如CPU處理器時局限性就更大。問題的原因是要是，由于必需在設計和綜合之前事先將指令集確定，而不能在設計和綜合的過程中對指令集進行修改，從而大大減少在設計過程中和完成后能夠提供給設計者的靈活性和能力。這些問題在為用戶提供定制CPU設計時尤為突出，這些用戶需要將處理器集成到他們的系統集成電路設計中。特別是在綜合的過程中，由于不能夠考慮使用某些指令、函數或元件，就要求設計者試圖在設計中對這些元件進行“改形”，這樣常常會導致兼容性或其他方面的問題。這一缺陷還大大限制了對某些參數(如晶圓尺寸和時鐘脈沖速度)的設計優化，因為設計結果必然是門數的上升，并且不具有針對所需體系結構和體系結構的定制指令。還有，上述現有技術不能對整個處理器進行HDL模型的自動匯編并仿真其操作。而具有這一能力會大大提高設計的效率和效果。針對上述提供用戶配置功能和增加可擴展生的問題，已經提出了若干種解決方案。其中最引人注意的是由本申請的受讓人開發并銷售的“ARChitect”用戶可配置設計環境。它是第一個真正的用戶可配置交互式處理器設計環境。ARChitect配置工具具有“指向并點擊”的用戶界面，能夠幫助定制基礎處理器配置。開發人員可以通過菜單一步一步進入并選擇各種選項增加新指令、配置指令/數據高速緩存、選擇DSP擴展、增加暫存器、配置中斷、整合外圍設備，以及定制許多其他基礎處理器體系結構的特性。ARChitect工具能夠顯示出用戶設計的框圖和程序員的模型，并向開發人員報告需要的門數。ARChitect工具可以為定制設計自動生成RTL文件、綜合腳本和HTML格式文件。ARChitect還與其他開發工具兼容，例如(I)MetaWare High C/C++ Tool Suite，該工具提供High C++編譯器、連接器、匯編器、效能評測器、和SeeCode 任務相關調試器，外加ARC處理器的指令集仿真器；(2)ARC信號可視化工具(SVT)，該工具可以顯示信號處理算法生成的可視圖象，還可以大大提高帶有DSP擴展配置的ARC處理器上DSP軟件的開發和測試的速度；(3) CASSEIA (Cycle-Accurate Signal Simulator with Extensible InstructionArchitecture)開發和驗證工具。2002年11月5授予Killian等人的名稱為《設計可配置處理器的自動化處理器生成系統及其方法》的美國專利6，477，683公開了另一種有關處理器設計的方法。該專利中描述了一種自動化處理器設計工具。該工具包括為開發目標指令集的可配置定義而使用一種標準化語言對用戶定制的處理器指令集擴展的描述；實現該指令集所必需的電路系統的HDL描述；開發工具，如編譯器、匯編器、調試器和仿真器，其可以用于為該處理器開發應用軟件并對其進行檢驗。處理器電路系統的實現可以對幾個不同方面的標準進行優化，如面積、耗電、速度等。處理器配置被開發出來后，可以對其進行測試并將其輸入改進后的系統，以便對處理器的實現進行反復優化。類似地，2002年11月5日授予Killian等人的名稱為《為制造目標指令集的可配置定義而在微處理器設中加入標準語言中定義的復雜指令擴展、實現該指令集所必須的電路的HDL描述和該指令集的開發和驗證工具》的美國專利No. 6，477，697中，也公開一種自動化處理器設計工具。該專利中公開的標準語言能夠處理修改處理器狀態或使用可配置處理器的指令本文檔來自技高網...

【技術保護點】
一種生成具有多個組件的集成電路設計的方法，其特征在于包括：(a)針對一個項目為至少部分所述多個組件提供代碼，每個所述至少部分多個組件都有一個第一類型節點；(b)為所述多個組件中沒有所述代碼且從其它組件處獲取代碼的組件定義一第二類型節點；(c)連接至少部分所述第一和第二類型節點以生成一個層次結構，所述的層次結構包括一個最頂端組件；(d)查詢所述層次結構中最頂端組件的代碼；(e)從所述最頂端組件中讀取代碼；(f)從至少一個與所述最頂端組件連接的組件中合并代碼；以及(g)在整個層次結構中重復所述(e)和(f)，以創建所述集成電路設計。

【技術特征摘要】
2002.04.25 US 60/375,9971.一種生成具有多個組件的集成電路設計的方法，其特征在于包括 (a)針對一個項目為至少部分所述多個組件提供代碼，每個所述至少部分多個組件都有一個第一類型節點； (b)為所述多個組件中沒有所述代碼且從其它組件處獲取代碼的組件定義一第二類型節點； (c)連接至少部分所述第一和第二類型節點以生成一個層次結構，所述的層次結構包括一個最頂端組件； (d)查詢所述層次結構中最頂端組件的代碼； (e)從所述最頂端組件中讀取代碼； (f)從至少一個與所述最頂端組件連接的組件中合并代碼；以及 (g)在整個層次結構中重復所述(e)和(f)，以創建所述集成電路設計。2.一種用于生成用戶配置集成電路(Ics)設計的計算機化系統，其特征在于包括 一用戶界面，被配置為向用戶提供信息并從用戶處接收信息； 一面向對象的設計環境，具有多個相關聯的設計工具，與所述用戶界面連接，其中，與所述IC設計相關聯的多個組件被表示為對象，所述對象的至少一部分被封裝并包括與界面和構建的層次結構相關的信息，所述設計工具使用所述對象中的信息以創建所述的設計，在所述環境內通過所述用戶界面所述對象成為用戶可配置且可選擇； 其中，所述用戶可配置包括向所述的IC設計增加一個擴展指令，所述擴展指令包括利用沒有模式轉換的至少兩個長度的指令的混合長度指令集體系結構。3.根據權利要求2所述的系統，其特征在于其中所述設計中的對象表示組件包括兩種類型和實例。4.根據權利要求3所述的系統，其特征在于其中至少一個所述類型被存儲在至少一個庫中，并且至少一個所述實例被存儲在至少一個項目中。5.根據權利要求4所述的系統，其特征在于其還進一步包括至少一個連接類型和至少一個連接實例。6.根據權利要2所述的系統，其特征在于其中所述面向對象的環境被適合于以一種層次數據結構將多個組件實例作為一項目存儲。7.根據權利要求6所述的系統，其特征在于其中所述層次數據結構包括一個樹結構，所述項目的每個所述組件實例都包括與所述系統相關聯的一個存儲設備上的其自身的目錄。8.根據權利要求7所述的系統，其特征在于其中至少一個所述組件具有一個被配置為存儲與該組件相關聯的數據的第一目錄，和一個包括至少一個所述組件所擁有的至少一個庫構成的第二目錄。9.根據權利要求2所述的系統，其特征在于其中所述的面向對象的環境具有一個被配置為與所述系統相關聯的多個不同種類的工具相兼容的標準化數據結構。10.根據權利要求2所述的系統，其特征在于其中所述的設計中的多個組件包括封裝的對象，所述封裝的對象包含關于如何將兩個或更多所述組件連接的信息。11.根據權利要求2所述的系統，其特征在于其中所述系統包括存儲于一個庫中的多個不同的編譯過程。12.根據權利要求11所述的系統，其特征在于其中至少一個所述編譯過程是與至少一個項目相關聯的，所述至少一個編譯過程規定與所述項目相關聯的一個設計的構建方式。13.根據權利要求12所述的系統，其特征在于其中至少一個所述的編譯過程是被配置成生成具有唯一的實例化變量名稱的輸出，從而允許所述設計中使用的所述輸出進行多份復制。14.根據權利要求2所述的系統，...

【專利技術屬性】
技術研發人員：斯蒂芬庫克，西蒙布洛德利，馬克比爾頓，馬克法爾，本文波利，李翰威特，蒂姆格洛夫，
申請(專利權)人：ARC國際公司，
類型：發明
國別省市：