一種基于FPGA硬件DFT遞推的同步相量計算方法技術

本發明專利技術涉及的是一種基于FPGA硬件DFT遞推的同步相量計算方法，其通過CPU對FPGA進行配置，FPGA在1PPS信號同步下控制AD完成采樣過程，并采用周期DFT運算+遞推DFT運算來消除遞推DFT運算的累計誤差；復雜的相量補償算法則由CPU完成。FPGA和CPU一起配合完成同步相量的采集運算補償過程，即利用FPGA的高速并行計算能力，又利用CPU靈活的浮點運算功能。由于耗時較長的遞推DFT運算已經由FPGA完成，CPU負荷較小，保證了CPU通信響應的實時性，從而提高了PMU的通信可靠性。

【技術實現步驟摘要】
一種基于FPGA硬件DFT遞推的同步相量計算方法，屬于電力系統自動化測量

技術介紹
隨著我國電網建設的不斷發展，網架結構日益完善，也越來越復雜，迫切需要有新的技術手段來加強電網的動態安全監控能力，提高電網安全穩定水平。傳統SCADA系統采集的是秒級刷新的穩態數據，故障錄波器提供的是故障前后一段時間內快速暫態波形數據，都沒有辦法提供全網范圍內同步采集的動態相量數據。同步相量測量裝置(PMU)則利用衛星同步時鐘系統為廣域范圍內的全網同步采樣提供統一的采樣脈沖和標準時間，使得各個站點之間有了相同的時間基準點和采樣參考基準點，在同步采樣和計算之后所得到的同步相量能準確描述實際系統的動態過程，為電力系統新型保護、測控、安全穩定控制提供了新的數據源。傳統的同步相量計算方法一般采用CPU或DSP先進行數據采樣，再對采樣數據進行DFT遞推運算得到相量的實和部虛部信息，放入到DFT系數緩沖區中，然后根據主站的要求，周期性的從該緩沖區中抽取相量實部虛部，計算出該相量的幅值相角，并打上精確的時間標簽，發送到主站。這樣的處理方法要求PMU裝置的CPU要有較強的數據處理能力，特別是目前一臺PMU裝置一般采集多個元件的電氣量，運算量巨大，此外PMU裝置還要高速實時地往主站發送計算好的同步相量數據，最快每5ms就要發送一幀報文，需要CPU有較強的通信能力。這樣傳統的處理方法往往導致CPU負荷過高，給主站發送的同步相量數據報文可能無法做到均勻發送，不利于主站的數據處理。同時傳統的DFT遞推運算存在誤差累計的問題，特別是在浮點運算的情況下很容易導致計算結果誤差變大。
技術實現思路
為克服現有技術不足，本專利技術目的是在于提供一種地通過CPU對FPGA進行配置，將運算量大的采樣中斷計算過程放到FPGA中完成，并采用周期DFT運算和遞推DFT運算來消除遞推DFT運算的累計誤差的基于FPGA硬件DFT遞推的同步相量計算方法，保證了 PMU的通信實時性。。為實現上述目的，本專利技術的方法包含以下步驟(I) (I)FPGA和CPU在硬件上采用并行總線相連接，FPGA的中斷信號連接到CPU的外部中斷引腳，FPGA通過并行總線控制AD芯片；(2) CPU對FPGA進行配置，指定系統額定頻率、每周波采樣點數N、相量計算周期Tk、遞推DFT的原始系數；(3) FPGA在外部標準秒脈沖(1PPS)信號進行校準后，得出同步于外部IPPS信號的內部IPPS，信號；(4) FPGA在內部1PPS’信號的同步下進行采樣，并進行DFT遞推運算和序分量計算，在指定相量計算周期Tk到達后，打上精確的絕對時間標簽，將計算結果存入指定緩沖區，供CPU讀取。所述的遞推DFT的公式為本文檔來自技高網...

【技術保護點】
一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，包括以下步驟：（1）FPGA和CPU在硬件上采用并行總線相連接，FPGA的中斷信號連接到CPU的外部中斷引腳，FPGA通過并行總線控制AD芯片；（2）CPU對FPGA進行配置，指定系統額定頻率、每周波采樣點數N、相量計算周期Tk、遞推DFT的原始系數；（3）FPGA在外部標準秒脈沖（1PPS）信號進行校準后，得出同步于外部1PPS信號的內部1PPS‘信號；（4）FPGA在內部1PPS‘信號的同步下進行采樣，并進行DFT遞推運算和序分量計算，在指定相量計算周期Tk到達后，打上精確的絕對時間標簽，將計算結果存入指定緩沖區，供CPU讀取；所述的DFT遞推運算公式為：Ac1(k)=Ac1(k-1)+2N[x(k)-x(k-1)]cos(2*k*PiN)As1(k)=As1(k-1)+2N[x(k)-x(k-1)]sin(2*k*PiN)Ac1(k)：第k次遞推基波相量實部As1(k)：第k次遞推基波相量虛部N：每周波采樣點數x(k)：采樣緩沖區中的第k個采樣點所述的序分量計算公式如下：U1r=Uar？(Ubr+Ucr)*0.5+(Ucm？Ubm)*0.866U1m=Uam？(Ubm+Ucm)*0.5+(Ubr？Ucr)*0.866U2r=Uar？(Ubr+Ucr)*0.5+(Ubm？Ucm)*0.866U2m=Uam？(Ubm+Ucm)*0.5？(Ubr？Ucr)*0.866U0r=(Uar+Ubr+Ucr)/3U0m=(Uam+Ubm+Ucm)/3Uar,Ubr,Ucr？UA,UB,UC相量的實部Uam,Ubm,Ucm？UA,UB,UC相量的實部U1r,U2r,U0r正序（U1）,負序（U2）,零序（U0）相量的實部U1m,U2m,U0m正序（U1）,負序（U2）,零序（U0）相量的實部（5）FPGA在1PPS信號之后進行一次N點DFT運算，并使用其結果作為第N+1點遞推DFT的初值；所述的DFT運算的公式如下：Ac1′=Σj=0N-1x(j)cos(2*j*PiN)As1′=Σj=0N-1x(j)sin(2*j*PiN)Ac1“：1PPS信號之后一周波DFT運算的基波相量實部As1“：1PPS信號之后一周波DFT運算的基波相量虛部x(0)…x(N？1)：每個1PPS脈沖后一周波的采樣數據所述的1PPS信號之后的第N+1點遞推DFT的公式如下：Ac1(k)=Ac1′+2N[x(k)-x(k-1)]cos(2*k*PiN)As1(k)=As1′+2N[x(k)-x(k-1)]sin(2*k*PiN)Ac1(k)：第k次遞推基波相量實部As1(k)：第k次遞推基波相量虛部Ac1“：1PPS信號之后一周波DFT運算的基波相量實部As1“：1PPS信號之后一周波DFT運算的基波相量虛部（6）CPU響應FPGA中斷，讀出采樣數據和DFT遞推結果，根據正序相量計算頻率，再根據頻率判斷是否啟用相量補償算法；CPU響應FPGA中斷，讀出采樣數據和DFT遞推結果，根據正序相量計算頻率，再根據頻率判斷是否啟用相量補償算法；所述的頻率計算公式如下：f=f0+Δθ2*π*TkΔθ：Tk時間內的基波正序電壓相量的相位變化量f0：系統額定頻率（50Hz或60Hz）f：系統實際頻率Tk：相量計算間隔時間所述的相量補償算法公式如下：F′*sin(πΔf50)N*sin(πΔf50N)e2π*Δf*j50NiN：每周波采樣點數Δf：系統頻率與額定頻率的偏離量F“：原始的相量值F：補償后的相量值。...

【技術特征摘要】
1.一種基于FPGA硬件DFT遞推的同步相量計算方法，其特征在于，包括以下步驟 (1)FPGA和CPU在硬件上采用并行總線相連接，FPGA的中斷信號連接到CPU的外部中斷引腳，FPGA通過并行總線控制AD芯片； (2)CPU對FPGA進行配置，指定系統額定頻率、每周波采樣點數N、相量計算周期Tk、遞推DFT的原始系數； (3)FPGA在外部標準秒脈沖(1PPS)信號進行校準后，得出同步于外部IPPS信號的內部IPPS ‘信號； (4)FPGA在內部IPPS‘信號的同步下進行采樣，并進行DFT遞推運算和序分量計算，在指定相量計算周期Tk到達后，打上精確的絕對時間標簽，將計算結果存入指定緩沖區，供CPU讀取； 所述的DFT遞推運算公式為 /k.i(/iT.) = Ac\{k - I) +—[.ν(/:)-χ(/ - l)]cos(-~~—) NNAs\(k) = As\(k -1) +—[ v( k)- x{k - n]sin(^—^~—) NN Acl (k):第k次遞推基波相量實部 Asl (k) 第k次遞推基波相量虛部 N :每周波采樣點數 x(k):采樣緩沖區中的第k個采樣點所述的序分量計算公式如下Ulr=Uar- (Ubr+Ucr)*0. 5+(Ucm-Ubm)*0. 866UIm=Uam-(Ubm+Ucm)*0. 5+(Ubr-Ucr)*0. 866U2r=Uar- (Ubr+Ucr)*0. 5+(Ubm-Ucm)*0. 866U2m=Uam-(Ubm+Ucm)*0. 5-(Ubr-Ucr)*0. 866UOr=(Uar+Ubr+Ucr)/3UOm=(Uam+Ubm+Ucm)/3 Uar, Ubr, Ucr UA, UB, UC 相量的實部 Uam, Ubm, Ucm UA, UB, UC 相量的實部 Ulr，U2r，U0r正序(U1)，負序(U2)，零序(UO)相量的實部 Ulm，U2m，UOm正序(Ul)，負序(U2)，零序(UO)相量的實部 (5)FPGA在IPPS信號之...

【專利技術屬性】
技術研發人員：溫富光，陳慶旭，
申請(專利權)人：南京國電南自電網自動化有限公司，
類型：發明
國別省市：