邏輯電路制造方法以及邏輯電路技術

本發明專利技術提供了一種邏輯電路制造方法以及邏輯電路。邏輯電路制造方法包括：在硅片中形成有源區；以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的N阱；以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的P阱；形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；形成邏輯器件的柵極；執行NMOS核心器件區域的輕摻雜；執行PMOS核心器件區域的輕摻雜；執行NMOS區域的n型離子注入；執行PMOS區域的p型離子注入；其中，不執行NMOS和PMOS輸入輸出器件的輕摻雜步驟。

【技術實現步驟摘要】
邏輯電路制造方法以及邏輯電路
本專利技術涉及半導體制造工藝，更具體地說，本專利技術涉及一種邏輯電路制造方法以及由此制成的邏輯電路。
技術介紹
在CMOS邏輯器件工藝中，通常包含輸入/輸出器件(I/Odevice)和核心器件(Coredevice)兩種主要器件，輸入/輸出器件主要用于芯片與外圍電路的輸入/輸出功能，由于其需要承受較高的電壓，因此其柵氧通常較厚。核心器件主要用于芯片內部的邏輯運算，由于其需要速度較快，所以核心器件的柵氧通常較薄。針對例如由CMOS邏輯器件組成的邏輯電路，圖1示意性地示出了根據現有技術的邏輯電路制造方法的流程圖。如圖1所示，根據現有技術的邏輯電路制造方法包括：有源區形成步驟S1，用于在硅片中形成有源區；高壓N阱形成步驟S2，用于在有源區中形成高壓N阱；低壓N阱形成步驟S3，用于有源區中形成低壓N阱；高壓P阱形成步驟S4，用于在有源區中形成高壓P阱；低壓P阱形成步驟S5，用于在有源區中形成低壓P阱；氧化層圖案形成步驟S6，用于形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；柵極形成步驟S7，用于形成邏輯器件的柵極；NMOS核心器件輕摻雜步驟S8，用于執行NMOS核心器件區域的輕摻雜；PMOS核心器件輕摻雜步驟S9，用于執行PMOS核心器件區域的輕摻雜；NMOS輸入輸出器件輕摻雜步驟S10，用于執行NMOS輸入輸出器件區域的輕摻雜；PMOS輸入輸出器件輕摻雜步驟S11，用于執行PMOS輸入輸出器件區域的輕摻雜；NMOS區域n型離子注入步驟S12，用于執行NMOS區域的n型離子注入；以及PMOS區域p型離子注入步驟S13，用于執行PMOS區域的p型離子注入。但是，在根據現有技術的邏輯電路制造方法中，由于核心器件和輸入輸出器件的阱區形成步驟必須是分開的，從而才能符合核心器件和輸入輸出器件各自的要求。并且NMOS和PMOS輸入輸出器件還需要輕摻雜步驟。導致步驟較多且需要較多的掩膜數量，因此成本較高。
技術實現思路
本專利技術所要解決的技術問題是針對現有技術中存在的上述缺陷，提供一種能夠減少現有邏輯電路制造方法中NMOS和PMOS輸入輸出器件形成時所需的P阱和N阱的光刻步驟，以及柵極形成后的輸入輸出器件所需的輕摻雜對應的光刻及離子注入步驟，同時加大核心器件注入能量以進行環狀離子注入從而抑制其短溝道效應，從而減少輸入輸出器件形成過程中所需的掩膜數量和離子注入步驟的邏輯電路制造方法以及由此制成的邏輯電路。為了實現上述技術目的，根據本專利技術的第一方面，提供了一種邏輯電路制造方法，其包括：有源區形成步驟，用于在硅片中形成有源區；以輸入輸出器件離子注入量為基準的高壓和低壓N阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的N阱；以輸入輸出器件離子注入量為基準的高壓和低壓P阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的P阱；氧化層圖案形成步驟，用于形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；柵極形成步驟，用于形成邏輯器件的柵極；改進的NMOS核心器件輕摻雜步驟，用于執行NMOS核心器件區域的輕摻雜；改進的PMOS核心器件輕摻雜步驟，用于執行PMOS核心器件區域的輕摻雜；NMOS區域n型離子注入步驟，用于執行NMOS區域的n型離子注入；PMOS區域p型離子注入步驟，用于執行PMOS區域的p型離子注入；其中，在改進的PMOS核心器件輕摻雜步驟之后不執行NMOS和PMOS輸入輸出器件的輕摻雜步驟。優選地，以輸入輸出器件需要的離子量為基準進行離子注入，N阱形成步驟形成了核心器件和輸入輸出器件兩者的N阱區域，P阱形成步驟形成了核心器件和輸入輸出器件兩者的P阱區域；此后，在改進的NMOS核心器件輕摻雜步驟和改進的PMOS核心器件輕摻雜步驟中，采取加大能量的環狀注入將與源漏反型的離子注入到核心器件的器件溝道之中從而抑制其短溝道效應。優選地，NMOS區域n型離子注入步驟執行NMOS區域的光刻處理，用來實現在NMOS區域的n型離子注入，同時用光阻擋住PMOS區域，防止離子注入。優選地，PMOS區域p型離子注入步驟執行PMOS區域的光刻處理，用來實現在PMOS區域的p型離子注入，同時用光阻擋住NMOS區域，防止離子注入。優選地，所述邏輯電路是由CMOS邏輯器件組成的邏輯電路。根據本專利技術的第二方面，提供了根據本專利技術的第一方面所述的邏輯電路制造方法制成的邏輯電路。根據本專利技術的邏輯電路制造方法取消了NMOS和PMOS輸入輸出器件所需的輕摻雜步驟以實現低成本的邏輯電路制成工藝，并且將核心器件和輸入輸出器件一起進行阱區注入，節省了分開形成阱區的步驟，節省了掩膜數量，然后采取加大能量的環狀注入，將與源漏反型的離子注入到核心器件溝道之中，從而增大核心器件的閾值電壓，對一次性形成核心器件和輸入輸出器件的阱區所帶來的問題進行補償；并且通過加大能量的環狀注入來抑制核心器件的短溝道效應，實現低成本的邏輯制成。附圖說明結合附圖，并通過參考下面的詳細描述，將會更容易地對本專利技術有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：圖1示意性地示出了根據現有技術的邏輯電路制造方法的流程圖。圖2示意性地示出了根據本專利技術實施例的邏輯電路制造方法的流程圖。需要說明的是，附圖用于說明本專利技術，而非限制本專利技術。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。具體實施方式為了使本專利技術的內容更加清楚和易懂，下面結合具體實施例和附圖對本專利技術的內容進行詳細描述。圖2示意性地示出了根據本專利技術實施例的邏輯電路制造方法的流程圖。如圖2所示，根據本專利技術實施例的邏輯電路制造方法包括：有源區形成步驟ST1，用于在硅片中形成有源區；以輸入輸出器件離子注入量為基準的高壓和低壓N阱形成步驟ST2，用于以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的N阱；以輸入輸出器件離子注入量為基準的高壓和低壓P阱形成步驟ST3，用于以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的P阱；氧化層圖案形成步驟ST4，用于形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；柵極形成步驟ST5，用于形成邏輯器件的柵極；改進的NMOS核心器件輕摻雜步驟ST6，用于執行NMOS核心器件區域的輕摻雜；改進的PMOS核心器件輕摻雜步驟ST7，用于執行PMOS核心器件區域的輕摻雜；此后，取消了傳統的NMOS和PMOS輸入輸出器件的輕摻雜步驟，而是直接執行下述NMOS區域n型離子注入步驟ST8和PMOS區域p型離子注入步驟ST9；NMOS區域n型離子注入步驟ST8，用于執行NMOS區域的n型離子注入；NMOS區域n型離子注入步驟ST8實際上是NMOS區域的光刻步驟，用來實現在NMOS區域的n型離子注入，同時用光阻擋住PMOS區域，防止離子注入；PMOS區域p型離子注入步驟ST9，用于執行PMOS區域的p型離子注入。PMOS區域p型離子注入步驟ST9實際上是PMOS本文檔來自技高網...

【技術保護點】
一種邏輯電路制造方法，其特征在于包括：有源區形成步驟，用于在硅片中形成有源區；以輸入輸出器件離子注入量為基準的高壓和低壓N阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的N阱；以輸入輸出器件離子注入量為基準的高壓和低壓P阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的P阱；氧化層圖案形成步驟，用于形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；柵極形成步驟，用于形成邏輯器件的柵極；改進的NMOS核心器件輕摻雜步驟，用于執行NMOS核心器件區域的輕摻雜；改進的PMOS核心器件輕摻雜步驟，用于執行PMOS核心器件區域的輕摻雜；NMOS區域n型離子注入步驟，用于執行NMOS區域的n型離子注入；PMOS區域p型離子注入步驟，用于執行PMOS區域的p型離子注入；其中，在改進的PMOS核心器件輕摻雜步驟之后不執行NMOS和PMOS輸入輸出器件的輕摻雜步驟。

【技術特征摘要】
1.一種邏輯電路制造方法，其特征在于包括：有源區形成步驟，用于在硅片中形成有源區；以輸入輸出器件離子注入量為基準的高壓和低壓N阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的N阱；以輸入輸出器件離子注入量為基準的高壓和低壓P阱形成步驟，以輸入輸出器件需要的離子量為基準進行離子注入，以用于在有源區中形成輸入輸出器件和核心器件的P阱；氧化層圖案形成步驟，用于形成氧化層并通過曝光及蝕刻的方式將核心器件區域的氧化層去除而留下輸入輸出器件區域的氧化層；柵極形成步驟，用于形成邏輯器件的柵極；改進的NMOS核心器件輕摻雜步驟，用于執行NMOS核心器件區域的輕摻雜，所述NMOS核心器件輕摻雜步驟將與其源漏反型的離子注入到NMOS核心器件的器件溝道中；改進的PMOS核心器件輕摻雜步驟，用于執行PMOS核心器件區域的輕摻雜，所述PMOS核心器件輕摻雜步驟將與其源漏反型的離子注入到PMOS核心器件的器件溝道中；NMOS區域n型離子注入步驟，用于執行NMOS區域的n型離子注入；PMOS區域p型離子注入步驟，用于執行PMOS區域的p型離子注入；其中，在改進的...

【專利技術屬性】
技術研發人員：張瑛，莘海維，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：