具有穿襯底通孔的半導(dǎo)體器件制造技術(shù)

本發(fā)明專利技術(shù)涉及一種具有在其中形成的穿襯底通孔的半導(dǎo)體器件。在一個或多個實施方式中，所述半導(dǎo)體器件包括利用構(gòu)圖的粘結(jié)材料接合在一起的頂部晶片和底部晶片。所述頂部晶片和所述底部晶片包括在其中形成的一個或多個集成電路。所述集成電路連接至配置在所述頂部和所述底部晶片的表面上的一個或多個導(dǎo)電層。形成貫穿所述頂部晶片和所述構(gòu)圖的粘結(jié)材料的過孔，使得可以在形成在所述頂部晶片中的所述集成電路與形成在所述底部晶片中的所述集成電路之間形成電互連。所述過孔包括在所述頂部與所述底部晶片之間提供電互連的導(dǎo)電材料。

【技術(shù)實現(xiàn)步驟摘要】
具有穿襯底通孔的半導(dǎo)體器件
技術(shù)介紹
消費類電子設(shè)備，特別是諸如智能手機、平板電腦等移動電子設(shè)備，日趨采用更小、更緊湊的部件以給其用戶提供期望的特性。這些設(shè)備通常采用三維集成電路器件(3DIC)。三維集成電路器件是采用兩層或更多層有源電子部件的半導(dǎo)體器件。穿襯底通孔(through-substratevia，TSV)互連在器件的不同層(例如，不同襯底)上的電子部件，使得器件可以垂直及水平地集成。因此，與傳統(tǒng)的二維集成電路器件相比，三維集成電路器件可以在更小、更緊湊的占用面積(footprint)中提供更多的功能。
技術(shù)實現(xiàn)思路
所描述的半導(dǎo)體器件包括兩個或更多個接合在一起的襯底。穿襯底通孔(TSV)給形成在襯底中的電子部件提供電互連。在實施方式中，通過使用諸如構(gòu)圖的電介質(zhì)等構(gòu)圖的粘結(jié)材料將兩個或更多個半導(dǎo)體晶片接合在一起來制造半導(dǎo)體器件。當(dāng)晶片在接合工藝期間被按壓在一起時，構(gòu)圖的粘結(jié)材料實現(xiàn)了粘結(jié)材料的橫向擴展(expansion)。例如，可以通過在底部晶片的第一表面(上表面)施加粘結(jié)材料，將頂部晶片接合至底部晶片。然后，對粘結(jié)材料進(jìn)行構(gòu)圖。然后，可以使用該構(gòu)圖的粘結(jié)材料來將頂部晶片的第一表面(下表面)接合至底部晶片的第一表面(上表面)。然后，可以形成貫穿頂部晶片和構(gòu)圖的粘結(jié)材料的過孔，以在晶片之間提供電互連。可以重復(fù)這個工藝，來將另外的晶片接合至頂部晶片的第二表面(上表面)。然后，可以將接合的晶片分割成單個半導(dǎo)體器件。提供了本
技術(shù)實現(xiàn)思路
來以簡化的形式介紹了以下在具體實施方式部分中會進(jìn)一步描述的概念的選擇。本
技術(shù)實現(xiàn)思路
既不旨在確定所要求的主題的關(guān)鍵特征或者必要特征，也不旨在用于輔助確定所要求保護(hù)的主題的范圍。附圖說明參照附圖描述具體實施方式部分。在說明書和附圖中的不同實例中使用相同的附圖標(biāo)記可以表示相似或相同的項。圖1是示出根據(jù)本公開內(nèi)容的示例實施方式的晶片級半導(dǎo)體器件(例如，器件分割前)的圖解部分截面圖。圖2是示出用于制造諸如圖1中所示的器件等半導(dǎo)體器件的示例實施方式中的工藝的流程圖。圖3是示出制造示例實施方式中的、諸如圖1中所示的半導(dǎo)體器件等晶片級封裝的半導(dǎo)體器件的圖解部分截面圖，其中所示的頂部晶片接合至載體晶片。圖4是示出制造示例實施方式中的、諸如圖1中所示的半導(dǎo)體器件等晶片級封裝的半導(dǎo)體器件的圖解部分截面圖，其中底部晶片的第一表面(上表面)上提供有構(gòu)圖的粘結(jié)材料。圖5是示出制造示例實施方式中的、諸如圖1中所示的半導(dǎo)體器件等晶片級封裝半導(dǎo)體器件的圖解部分截面圖，其中所示的頂部晶片和底部晶片用構(gòu)圖的粘結(jié)材料接合在一起。圖6是示出制造示例實施方式中的、諸如圖1中所示的半導(dǎo)體器件等晶片級封裝半導(dǎo)體器件的圖解部分截面圖，其中貫穿頂部晶片和構(gòu)圖的粘結(jié)材料直至設(shè)置在底部晶片的第一表面上的導(dǎo)電焊盤而形成過孔。圖7是示出制造示例實施方式中的、諸如圖1中所示的半導(dǎo)體器件等晶片級封裝半導(dǎo)體器件的圖解部分截面圖，其中在過孔中沉積導(dǎo)電材料，以在設(shè)置在底部晶片上的導(dǎo)電層與設(shè)置在頂表面上的導(dǎo)電層之間提供互連。具體實施方式綜述通常使用晶片上晶片(wafer-on-wafer)技術(shù)制造三維集成電路器件，其中電子部件(例如，電路)首先制造在兩個或更多個半導(dǎo)體晶片上。然后，將半導(dǎo)體晶片對準(zhǔn)、附接在一起并進(jìn)行分割，以提供單個器件。穿襯底通孔(TSV)在附接之前形成在晶片中，或者在附接之后形成在晶片堆疊體中。然而，制造三維集成電路器件需要另外的制造步驟來使晶片結(jié)合在一起。這增加了器件的成本。而且，每個額外的制造步驟增加了引發(fā)缺陷的風(fēng)險，因而可能降低器件的產(chǎn)量。因此，所描述的技術(shù)以可靠的、有生產(chǎn)價值的方式制造具有多個堆疊的管芯(襯底)的半導(dǎo)體器件。在一個或多個實施方式中，半導(dǎo)體器件至少包括通過粘結(jié)材料接合在一起的頂部管芯和底部管芯。所述頂部和底部管芯包括一個或多個在其中形成的集成電路。穿襯底通孔(TSV)貫穿所述頂部管芯和設(shè)置在所述管芯之間的所述粘結(jié)材料而形成。所述穿襯底通孔包括諸如銅等導(dǎo)電材料，以在所述集成電路之間提供電互連。預(yù)期可以在具有第一和第二管芯的堆疊配置中提供附加管芯(襯底)并將其接合至所述堆疊配置，從而提供具有三層或更多層的器件。通過使用諸如構(gòu)圖的電介質(zhì)(例如，苯并環(huán)丁烯)等構(gòu)圖的粘結(jié)材料，將半導(dǎo)體晶片接合在一起來制造半導(dǎo)體器件。當(dāng)晶片在接合工藝期間被按壓在一起時，構(gòu)圖的粘結(jié)材料實現(xiàn)了粘結(jié)材料的橫向擴展。例如，可以通過將粘結(jié)材料施加于底部晶片的第一表面(上表面)，將頂部晶片接合至底部晶片。然后，對粘結(jié)材料進(jìn)行構(gòu)圖。然后，可以使用構(gòu)圖的粘結(jié)材料來將頂部晶片的第一表面(底表面)接合至底部晶片的第一表面(頂表面)。然后，可以形成貫穿頂部晶片和構(gòu)圖的粘結(jié)材料的穿襯底通孔，以在晶片之間提供電互連。可以重復(fù)這個工藝，以在頂部晶片的第二表面(頂表面)上接合另外的晶片。然后，可以將接合的晶片分割成單個半導(dǎo)體器件。在以下討論中，首先描述示例半導(dǎo)體器件。然后描述可用于制造該示例半導(dǎo)體器件的示例性工序。示例實施方式圖1示出了根據(jù)本公開內(nèi)容的示例實施方式的半導(dǎo)體器件100。出于描述的目的，示出了在分割器件100之前的晶片級半導(dǎo)體器件100。如所示，半導(dǎo)體器件100包括形成為底部晶片102的部分的底部管芯(襯底)以及形成為頂部晶片104的部分的頂部管芯(襯底)。底部和頂部管芯包括一個或多個形成在晶片102、104中的集成電路(未示出)。如圖1中所示，頂部晶片104還包括一個或多個對準(zhǔn)標(biāo)記106。對準(zhǔn)標(biāo)記106可以用于使頂部晶片104與載體晶片(以下描述)對準(zhǔn)。底部晶片102具有第一表面(頂表面)108和第二表面110。頂部晶片104也具有第一表面(上表面)112和第二表面(底表面)114。集成電路形成(例如，制造)在底部晶片102的第一表面108和頂部晶片104的第一表面112附近。預(yù)期可以對晶片102、104的表面108和112平坦化或者可以不對其進(jìn)行平坦化。晶片102、104包括基材，該基材用于通過諸如光刻、離子注入、沉積、蝕刻等各種制造技術(shù)來形成一個或多個集成電路器件。可以以各種方式配置晶片102、104。例如，晶片102、104可以包括n-型硅晶片或者p-型硅晶片。在一個實施方式中，晶片102、104可以包括配置為提供n-型電荷載流子元素的V族元素(例如磷、砷、銻等)。在另一實施方式中，晶片102、104可以包括配置為提供p-型電荷載流子元素的IIIA族元素(例如硼等)。可以以各種方式配置集成電路。例如，集成電路可以是數(shù)字集成電路、模擬集成電路、混合信號電路等。在一個或多個實施方式中，集成電路可以包括數(shù)字邏輯器件、模擬器件(例如，放大器等)、其組合等。如上所述，集成電路可以利用各種制造技術(shù)制造。例如，集成電路可以通過一種或多種半導(dǎo)體制造技術(shù)制造。例如，集成電路可以通過互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)、雙極型半導(dǎo)體技術(shù)等制造。如圖1中所示，器件100還包括晶片102、104的導(dǎo)電層116的一個或多個面陣(areaarray)。在實施方式中，導(dǎo)電層116可以包括一個或多個導(dǎo)電(例如，接觸)焊盤、再分布結(jié)構(gòu)等。在另一實施方式中，導(dǎo)電層116可以包括晶種金屬和/或阻擋金屬層，以便形成鍍覆線路。導(dǎo)電層116的數(shù)量和配置可以根據(jù)集成本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種半導(dǎo)體器件，包括：頂部襯底，具有第一表面和第二表面，所述頂部晶片包括設(shè)置在所述第二表面上的導(dǎo)電層；底部襯底，具有第一表面、設(shè)置在所述第一表面附近的集成電路和設(shè)置在所述第一表面中的導(dǎo)電焊盤，所述集成電路電耦合至所述導(dǎo)電焊盤；構(gòu)圖的粘結(jié)材料，設(shè)置在所述頂部襯底的所述第一表面與所述底部襯底的所述第一表面之間，所述構(gòu)圖的粘結(jié)材料配置為將所述底部襯底接合至所述頂部襯底；以及過孔，貫穿所述頂部襯底和所述構(gòu)圖的粘結(jié)材料而形成，所述過孔包括配置為將所述底部晶片的所述導(dǎo)電焊盤電耦合至所述頂部晶片的所述導(dǎo)電層的導(dǎo)電材料。

【技術(shù)特征摘要】
2011.08.09 US 13/205,6821.一種半導(dǎo)體器件，包括：頂部襯底，具有第一表面和第二表面，所述頂部襯底包括設(shè)置在所述第二表面上的導(dǎo)電層；底部襯底，具有第一表面、設(shè)置在所述第一表面附近的集成電路和設(shè)置在所述第一表面中的導(dǎo)電焊盤，所述集成電路電耦合至所述導(dǎo)電焊盤；構(gòu)圖的粘結(jié)材料，設(shè)置在所述頂部襯底的所述第一表面與所述底部襯底的所述第一表面之間，所述構(gòu)圖的粘結(jié)材料配置為將所述底部襯底接合至所述頂部襯底并且被構(gòu)圖為使得在按壓所述頂部襯底的所述第一表面使其接觸到所述構(gòu)圖的粘結(jié)材料時所述構(gòu)圖的粘結(jié)材料能夠橫向擴展；以及過孔，貫穿所述頂部襯底和所述構(gòu)圖的粘結(jié)材料而形成，所述過孔包括配置為將所述底部襯底的所述導(dǎo)電焊盤電耦合至所述頂部襯底的所述導(dǎo)電層的導(dǎo)電材料。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述構(gòu)圖的粘結(jié)材料包括構(gòu)圖的電介質(zhì)。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述構(gòu)圖電介質(zhì)包括苯并環(huán)丁烯(BCB)。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述過孔還包括絕緣襯墊，所述絕緣襯墊配置為使所述頂部晶片和所述構(gòu)圖的粘結(jié)材料與設(shè)置在所述過孔中的所述導(dǎo)電材料電隔離。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述絕緣襯墊延伸至少貫穿所述頂部晶片的厚度以及至少貫穿所述構(gòu)圖的粘結(jié)材料的厚度。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中，所述絕緣襯墊包括二氧化硅。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料包括形成在所述絕緣襯墊上的銅晶種層。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料包括銅。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述導(dǎo)電材料從所述過孔延伸，以形成所述頂部襯底的所述第二表面附近的再分布結(jié)構(gòu)。10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括電耦合至所述導(dǎo)電層的焊料凸塊組件。11.一種工藝，包括：獲取頂部晶片和底部晶片，第一和底部晶片均具有第一表面和第二表面，其中所述頂部晶片的所述第一表面包括導(dǎo)電焊盤，并且所述底部晶片的所述第二表面包括至少一個導(dǎo)電層；用粘結(jié)材料涂覆所述底部晶片的所述第一表面；對所述粘結(jié)材料進(jìn)行構(gòu)圖；利用所述構(gòu)圖的粘結(jié)材料將所述頂部晶片的所述第一表面接合至所述底部晶片的所述第一表面，將所述構(gòu)圖的粘結(jié)材料構(gòu)圖為使得在按壓所述頂部晶片的所述第一表面使其接觸到所述構(gòu)圖的粘結(jié)材料時所述粘結(jié)材料能夠橫向擴展；以及形成貫穿所述頂部晶片和所述構(gòu)圖的粘結(jié)材料直...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：A·V·薩莫伊洛夫，T·帕倫特，X·郢，
申請(專利權(quán))人：馬克西姆綜合產(chǎn)品公司，
類型：發(fā)明
國別省市：