鰭狀晶體管與其制作方法技術

本發明專利技術提供一種鰭狀晶體管與其制作方法。該制作方法首先提供基底，并在基底上形成掩模層。接著于掩模層以及基底中形成第一溝槽，并在第一溝槽中形成半導體層。然后移除掩模層，使得半導體層形成鰭狀結構嵌入在基底中且突出于基底上。最后，形成柵極于鰭狀結構上。

【技術實現步驟摘要】
鰭狀晶體管與其制作方法
本專利技術涉及一種鰭狀晶體管以及其制作方法，特別來說，是涉及一種具有嵌入式鰭狀結構的鰭狀晶體管以及其制作方法。
技術介紹
近年來，隨著各種消費性電子產品不斷的朝小型化發展，半導體元件設計的尺寸亦不斷縮小，以符合高集成度、高效能和低耗電的潮流以及產品需求。然而，隨著電子產品的小型化發展，現有的平面晶體管(planartransistor)已經無法滿足產品的需求。因此，目前發展出一種非平面晶體管(non-planar)的鰭狀晶體管(Fin-FET)技術，其具有立體的柵極溝道(channel)結構，可有效減少基底的漏電、降低短溝道效應，并具有較高的驅動電流。但由于鰭狀晶體管是屬于立體的結構，較傳統結構復雜，制造難度也偏高，一般通常是在硅絕緣(silicon-on-insulator，SOI)基底上形成，若要相容于現有的硅基底工藝則有一定的難度。因此，還需要一種新穎的鰭狀晶體管裝置的制作方法。
技術實現思路
本專利技術于是提出一種鰭狀晶體管結構以及其制作方法，可應用于一般硅基底，且具有良好的產品品質。根據實施例，本專利技術提供一種鰭狀晶體管的制作方法。首先提供基底，并在基底上形成掩模層。接著于掩模層以及基底中形成第一溝槽，并在第一溝槽中形成半導體層。然后移除掩模層，使得半導體層形成鰭狀結構嵌入在基底中且突出于基底上。最后，形成柵極于鰭狀結構上。根據另一實施例，本專利技術提供了一種鰭狀晶體管的結構，包括基底、鰭狀結構、柵極介電層以及柵極層。鰭狀結構嵌入在基底中，并突出于基底上。柵極介電層覆蓋在鰭狀結構的表面，且柵極覆蓋在柵極介電層上。本專利技術以選擇性外延生長工藝來形成鰭狀結構，配合漸縮角度的側壁以及循環退火工藝，可以確保鰭狀結構的品質，進而提高產品的良率。另一方面，相較于已知鰭狀晶體管大多在硅絕緣基底上形成，本專利技術提供的方法可在一般硅基底上操作，更增加了工藝的彈性。附圖說明圖1至圖11繪示了本專利技術鰭狀晶體管的制作方法示意圖。圖12繪示了本專利技術鰭狀晶體管的結構示意圖。附圖標記說明300基底314底部抗反射層302物質層316圖案化光致抗蝕劑層304掩模層318第二溝槽306底部抗反射層320絕緣層308圖案化光致抗蝕劑層321淺溝槽隔離310第一溝槽322柵極介電層312半導體層324柵極層313鰭狀結構326鰭狀晶體管313a源極區328有源區313b漏極區具體實施方式為使本領域一般技術人員能更進一步了解本專利技術，下文特列舉本專利技術的數個優選實施例，并配合附圖，詳細說明本專利技術的構成內容及所欲達成的功效。首先，請參考圖12，所繪示為本專利技術鰭狀晶體管的結構示意圖。如圖12所示，本專利技術的鰭狀晶體管326設置于被淺溝槽隔離321所包圍的有源區中。鰭狀晶體管326包括基底300、至少一鰭狀結構(finstructure)313、物質層302、柵極介電層322以及柵極層324?；?00例如是一塊硅基底(bulksilicon)或鍺(Ge)基底，也可以是硅絕緣(silicon-on-insulator，SOI)基底。物質層302設置于基底300上方，在本專利技術優選實施例中，物質層302包括二氧化硅(SiO2)。鰭狀結構313嵌入(embedded)在基底300中，并通過物質層302而突出于基底300上方，且每個鰭狀結構313大體上沿著y方向延伸并彼此平行于x方向。如圖12所示，各鰭狀結構313具有寬度W，在z方向上突出于物質層302的高度為H1，位于物質層302中的厚度為H2，位于基底300中的深度為H3。于本專利技術的優選實施例中，W大體上介于100埃至200埃之間，H1視產品設計可以約為0.5倍的W，或0.5倍至兩倍的W，或是大于兩倍的W，H2大體上會大于等于W，H3大體上介于100埃至500埃之間。此外，本專利技術的鰭狀結構313具有朝向基底300漸縮的結構。優選者，該漸縮的角度θ小于30度。鰭狀結構313例如是硅層、鍺層(Ge)、硅鍺層(SiGe)或上述的組合。鰭狀結構313可進一步包括源極區313a以及漏極區313b，兩者被柵極層324所分開，并包括適當電性與摻雜濃度的摻質。柵極層324設置于柵極介電層322上，并沿著x方向延伸而覆蓋至少一鰭狀結構313。柵極層324可以包括各種導電材料，例如是多晶硅或者是金屬。柵極介電層322設置于鰭狀結構313以及柵極層324之間，并覆蓋在鰭狀結構313的表面，詳細來說，柵極介電層322會設置于突出于物質層302上方部分(即具有H1高度的區域)的鰭狀結構313的側壁及/或頂面。柵極介電層322可以是例如二氧化硅或者是高介電常數介電層。高介電常數介電層例如可選自氧化鉿(hafniumoxide，HfO2)、硅酸鉿氧化合物(hafniumsiliconoxide，HfSiO4)、硅酸鉿氮氧化合物(hafniumsiliconoxynitride，HfSiON)、氧化鋁(aluminumoxide，Al2O3)、氧化鑭(lanthanumoxide，La2O3)、氧化鉭(tantalumoxide，Ta2O5)、氧化釔(yttriumoxide，Y2O3)、氧化鋯(zirconiumoxide，ZrO2)、鈦酸鍶(strontiumtitanateoxide，SrTiO3)、硅酸鋯氧化合物(zirconiumsiliconoxide，ZrSiO4)、鋯酸鉿(hafniumzirconiumoxide，HfZrO4)、鍶鉍鉭氧化物(strontiumbismuthtantalate，SrBi2Ta2O9，SBT)、鋯鈦酸鉛(leadzirconatetitanate，PbZrxTi1-xO3，PZT)與鈦酸鋇鍶(bariumstrontiumtitanate，BaxSr1-xTiO3，BST)所組成的群組?？梢岳斫獾氖?，前述x方向、y方向以及z方向僅為相對位置的參考，若將基板300沿逆時針或順時針旋轉90度，例如使鰭狀結構313沿著x方向延伸并彼此平行于y方向，而柵極層324沿著y方向延伸，其排列方式仍為本專利技術的等同變化與修飾，皆應屬本專利技術的涵蓋范圍。為了增加鰭狀晶體管326的電性表現，本專利技術還提供了下列實施示例。于本專利技術的實施例中，鰭狀晶體管326還可包括硅應力層(圖未示)設置于鰭狀結構313以及柵極介電層322之間，例如設置于鰭狀結構313的側壁或者頂面。于另一實施例中，若鰭狀結構313包括伸張硅鍺層(relaxedSiGe)，還可以設置第二硅鍺層(圖未示)于鰭狀結構313與柵極介電層322之間，且第二硅鍺層中鍺的含量大于鰭狀結構313中鍺的含量。請參考圖1至圖11，所繪示為本專利技術鰭狀晶體管的制作方法示意圖，其沿著圖12中的AA’切線所繪制。如圖1所示，首先提供基底300，例如硅基底。接著在基底300上依序形成物質層302以及掩模層304。于本專利技術優選實施例中，物質層302的材料包括二氧化硅(SiO2)，而掩模層304的材料則包括氮化硅(SiN)。如圖2所示，在掩模層304上形成圖案化光致抗蝕劑層308，用以定義各鰭狀結構313的位置。于優選實施例中，圖案化光致抗蝕劑層308與掩模層304之間可以選擇性地形成單層或多層結構的底部抗反射層(bottomantireflec本文檔來自技高網...

【技術保護點】
一種形成鰭狀晶體管的方法，包括：提供基底；于該基底上形成掩模層；于該掩模層以及該基底中形成第一溝槽；于該第一溝槽中形成半導體層；移除該掩模層，使得該半導體層形成鰭狀結構嵌入在該基底中且突出于該基底上；以及形成柵極覆蓋在該鰭狀結構上。

【技術特征摘要】
1.一種形成鰭狀晶體管的方法，包括：提供基底；于該基底上形成掩模層；于該掩模層以及該基底中形成第一溝槽，其中該第一溝槽具有漸縮的側壁，且該漸縮的側壁具有小于30度的角度；于該第一溝槽中形成半導體層；移除該掩模層，使得該半導體層形成鰭狀結構嵌入在該基底中且突出于該基底上；以及形成柵極覆蓋在該鰭狀結構上。2.如權利要求1所述的形成鰭狀晶體管的方法，還包括形成淺溝槽隔離以定義有源區。3.如權利要求2所述的形成鰭狀晶體管的方法，其中先形成該淺溝槽隔離，再移除該掩模層。4.如權利要求1所述的形成鰭狀晶體管的方法，其中形成該半導體層的方法包括選擇性外延生長工藝。5.如權利要求1所述的形成鰭狀晶體管的方法，其中形成該半導體層的方法包括循環退火工藝。6.如權利要求1所述的形成鰭狀晶體管的方法，還包括在該基底以及該掩模層之間形成物質層。7.如權利要求6所述的形成鰭狀晶體管的方法，其中該物質層包括二氧化硅。8.如權利要求1所述的形成鰭狀晶體管的方法，其中該半導體層包括硅層、鍺層、硅鍺層或上述的組合。9.一種形成鰭狀晶體管的方法，包括：提供基底；于該基底上形成掩模層；于該掩模層以及該基底中形成第一溝槽，其中該第一溝槽具有漸縮的側壁，且該漸縮的側壁具有小于30度的角度；于該第一溝槽中形成半導體層；形成淺溝槽隔離以定義有源區，其中該半導體層設置于該有源區中；形成該淺溝槽隔離后，移除該掩模層，使得該半導體層形成鰭狀結構...

【專利技術屬性】
技術研發人員：蔡振華，黃瑞民，戴圣輝，林俊賢，
申請(專利權)人：聯華電子股份有限公司，
類型：發明
國別省市：