CMOS芯片信息清除電路制造技術

一種CMOS芯片信息清除電路，包括一電池、第一至第五電阻、第一、第二場效應管、第一、第二二極管及開關單元，該第一二極管的陽極連接一第一備用電源，該第一二極管的陰極與第二二極管的陰極連接，該第二二極管的陽極通過第一電阻與該電池連接，該第二二極管的陰極通過第二電阻連接至該第一場效應管的漏極及該第二場效應管的柵極，該第一場效應管的柵極通過第三電阻連接一第二備用電源，該第一、第二場效應管的源極接地，該第二二極管的陰極還通過第四電阻、開關單元及第五電阻連接至第二場效應管的漏極，該第四電阻與開關單元之間的節點與CMOS芯片的數據復位端連接。該CMOS芯片信息清除電路可方便、快速清除CMOS芯片信息。

【技術實現步驟摘要】

本專利技術涉及一種CMOS芯片信息清除電路。
技術介紹
通常利用電腦主板上的跳線來清除CMOS芯片信息或者恢復BIOS設置，使得用戶在忘記CMOS密碼或者BIOS設置無法啟動電腦時可啟動電腦。但跳線一般設置于機箱主板上，當需要清除CMOS芯片信息時，需打開機箱找到清除CMOS數據的跳線位置，再進行跳線操作，給用戶帶來極大的不便
技術實現思路
鑒于以上內容，有必要提供一種能快速方便地清除CMOS芯片信息的CMOS芯片信息清除電路。一種CMOS芯片信息清除電路，用于清除安裝于主板上的CMOS芯片信息，該CMOS芯片信息清除電路包括一電池、第一至第五電阻、第一、第二場效應管、第一、第二二極管及開關單元，該第一二極管的陽極連接一第一備用電源，該第一二極管的陰極與第二二極管的陰極連接，該第二二極管的陽極通過第一電阻與該電池的正極連接，該電池的負極接地，該第二二極管的陰極通過第二電阻連接至該第一場效應管的漏極及該第二場效應管的柵極，該第一場效應管的柵極通過第三電阻連接一第二備用電源，該第一、第二場效應管的源極接地，該第二二極管的陰極還依次通過第四電阻、開關單元及第五電阻連接至第二場效應管的漏極，該第四電阻與開關單元之間的節點與CMOS芯片的數據復位端連接。相較于現有技術，本專利技術CMOS芯片信息清除電路通過操作開關即可方便清除CMOS芯片信息，避免現有技術中需打開機箱進行跳線操作來清除CMOS芯片信息的缺陷。附圖說明圖I是本專利技術CMOS芯片信息清除電路較佳實施方式的電路圖。主要元件符號說明 CMOS 芯片 110 電阻ITr5電容Cl、d~ 場效應管 —Q1、Q2 二極管D1、D^~開關_S1、S2 電池_BAT 第一備用電f 3. 3V—SB 第二備用電源|5V—SB 如下具體實施方式將結合上述附圖進一步說明本專利技術。具體實施方式請參閱圖1，本專利技術CMOS芯片信息清除電路用于清除安裝于主板上的CMOS芯片10的信息,該CMOS芯片信息清除電路的較佳實施方式包括第一至第五電阻R1-R5、第一、第二電容C1、C2、第一、第二二極管D1、D2、第一、第二場效應管Q1、Q2、開關S1、S2及電池BAT。該第一二極管Dl的陽極連接第一備用電源3. 3V_SB，該第一二極管Dl的陰極與第二二極管D2的陰極連接，該第二二極管D2的陽極通過第一電阻Rl與電池BAT的正極連接，該電池BAT的負極接地。第一二極管Dl的陰極還通過第二電阻R2連接至第一場效應管Ql的漏極及第二場效應管Q2的柵極，第一場效應管Ql的柵極通過第三電阻R3連接第二備用電源5V_SB，第一、第二場效應管Ql、Q2的源極均接地。第一二極管Dl的陰極還通過第一電容Cl接地。第一二極管Dl的陰極還依次通過第四電阻R4、第二電容C2接地，第四電阻R4與第二電容C2之間的節點N依次通過串聯連接的兩個開關S1、S2及第五電阻R5連接至第二場效應管Q2的漏極，同時，該節點N還與CMOS芯片的數據復位端RTCRST連接。以下將介紹本專利技術CMOS芯片信息清除電路的工作原理 在電腦或服務器上電時(即插上電源時)，該第一、第二備用電源3. 3V_SB、5V_SB均輸出高電平，當電腦或服務器掉電時(即拔掉電源插頭時)，該第一、第二備用電源3. 3V_SB、5V_SB停止輸出(即被當做低電平)。CMOS芯片10安裝于電腦或服務器的主板上，當CMOS芯片10的數據復位端RTSRST接收到低電平時，CMOS芯片10信息將被清除。當電腦或服務器上電時，第一、第二備用電源3. 3V_SB、5V_SB輸出高電平，由于第一備用電源3. 3V_SB的電壓高于電池BAT的電壓，即使得第二二極管D2截止，該第一備用電源3. 3V_SB輸出的電壓還通過第四電阻R4輸出至CMOS芯片10的數據復位端RTCRST。同時，第一場效應管Ql導通，使第二場效應管Q2的柵極接地，進而使第二場效應管Q2截止。由于第二場效應管Q2截止，因此即使按下開關S1、S2也不能使CMOS芯片10的數據復位端RTCRST接收到低電平信號。當電腦或服務器掉電時，第一、第二備用電源3. 3V_SB、5V_SB停止輸出，即第一、第二備用電源3. 3V_SB、5V_SB為低電平，此時第一二極管Dl截止，第二二極管D2導通，第一場效應管Ql截止，同時，該電池BAT依次通過電阻R1、第二二極管D2及第二電阻R2輸出電壓至第二場效應管Q2的柵極，第二場效應管Q2的柵極接收到高電平而導通。該電池BAT還依次通過第二二極管D2、第四電阻R4之后輸出電壓至CMOS芯片10的數據復位端RTCRST。此時，如果同時按下開關SI、S2，則CMOS芯片10的數據復位端RTCRST將通過第五電阻R5以及第二場效應管Q2接地，此時，該CMOS芯片10的數據復位端RTCRST所接收的電壓值為第五電阻R5兩端的電壓值。本實施方式中，第五電阻R5相對于第一、第四電阻Rl、R4為小阻值電阻，即相對于第一電阻Rl及第四電阻R4兩端的電壓值，該第五電阻R5兩端的電壓接近于零，可作為低電平，從而使CMOS芯片10的數據復位端RTCRST接收到低電平信號，該CMOS芯片10信息即被清除。本專利技術CMOS芯片信息清除電路的開關SI、S2設置于顯示器上，如此，便于操作人員隨時操作測試，而免去了每次都開機箱的麻煩，且兩個串聯設置的開關SI、S2需同時按下才會生效，可以防止誤操作。并且，當電腦或服務器上電時，即使用戶同時按下兩個開關SI及S2，也不會將CMOS芯片10的信息清除，其可在主板通電時達到對CMOS芯片10信息的保護。當然，在其它實施方式中，開關SI、S2可以采用一個開關單元，該開關單元可以由一個開關或若干串聯連接的開關組成。針對第一、第二電容Cl、C2 :該第一、第二電容Cl、C2主要起到濾波的作用，在其它實施方式中，可以直接省略該第一、第二電容Cl、C2而不會影響本專利技術的功能。根據上面的描述可知，本專利技術CMOS芯片信息清除電路將開關S1、S2設置于顯示器上，解決了現有技術清除CMOS芯片10信息需要開機箱的缺陷；同時通過第一、第二場效應管Q1、Q2的電子開關作用，在主板通電時達到對CMOS芯片10信息的保護。權利要求1.一種CMOS芯片信息清除電路，用于清除安裝于主板上的CMOS芯片信息，該CMOS芯片信息清除電路包括一電池、第一至第五電阻、第一、第二場效應管、第一、第二二極管及開關單元，該第一二極管的陽極連接一第一備用電源，該第一二極管的陰極與第二二極管的陰極連接，該第二二極管的陽極通過第一電阻與該電池的正極連接，該電池的負極接地，該第二二極管的陰極通過第二電阻連接至該第一場效應管的漏極及該第二場效應管的柵極，該第一場效應管的柵極通過第三電阻連接一第二備用電源，該第一、第二場效應管的源極接地，該第二二極管的陰極還依次通過第四電阻、開關單元及第五電阻連接至第二場效應管的漏極，該第四電阻與開關單元之間的節點與CMOS芯片的數據復位端連接。2.如權利要求I所述的CMOS芯片信息清除電路，其特征在于該開關單元包括兩個串聯連接的開關。3.如權利要求2所述的CMOS芯片信息清除電路，其特征在于該串聯連接的開關設置于與主板連接的顯示器上。4.如權利要求I所本文檔來自技高網...

【技術保護點】
一種CMOS芯片信息清除電路，用于清除安裝于主板上的CMOS芯片信息，該CMOS芯片信息清除電路包括一電池、第一至第五電阻、第一、第二場效應管、第一、第二二極管及開關單元，該第一二極管的陽極連接一第一備用電源，該第一二極管的陰極與第二二極管的陰極連接，該第二二極管的陽極通過第一電阻與該電池的正極連接，該電池的負極接地，該第二二極管的陰極通過第二電阻連接至該第一場效應管的漏極及該第二場效應管的柵極，該第一場效應管的柵極通過第三電阻連接一第二備用電源，該第一、第二場效應管的源極接地，該第二二極管的陰極還依次通過第四電阻、開關單元及第五電阻連接至第二場效應管的漏極，該第四電阻與開關單元之間的節點與CMOS芯片的數據復位端連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：涂一新，熊金良，周海清，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：