多柵器件的形成方法技術

本發明專利技術實施例提供了一種多柵器件的形成方法，包括：提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位于所述半導體薄膜表面的圖案層，所述圖案層具有第一開口；形成位于所述第一開口的側壁的側墻；去除所述圖案層；在去除所述圖案層后，刻蝕所述半導體薄膜、形成與所述側墻相對應的犧牲層；形成位于所述犧牲層的兩側的鰭部。本發明專利技術實施例形成的鰭部的特征尺寸小，器件的性能好，形成工藝簡單。

【技術實現步驟摘要】

本專利技術涉及半導體
，特別涉及一種。
技術介紹
隨著半導體工藝技術的不斷發展，隨著工藝節點逐漸減小，后柵(gate-last)工藝得到了廣泛應用，來獲得理想的閾值電壓，改善器件性能。但是當器件的特征尺寸(CD，Critical Dimension)進一步下降時，即使采用后柵工藝,常規的MOS場效應管的結構也已經無法滿足對器件性能的需求，多柵器件作為常規器件的替代得到了廣泛的關注。鰭式場效應晶體管(Fin FET)是一種常見的多柵器件，圖1示出了現有技術的一 種鰭式場效應晶體管的立體結構示意圖。如圖1所示，包括半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕后得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位于柵介質層上的柵電極(圖中未示出)。對于Fin FET，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能?，F有技術的，包括請參考圖2，提供基底20，在所述基底20表面形成有圖形化的光刻膠層21。請參考圖3，以所述圖形化的光刻膠層21為掩膜，刻蝕所述基底20，形成凸出的鰭部23。然而，現有技術形成的多柵器件的鰭部23的特征尺寸較大，器件性能改善不大。更多關于請參考專利號為“US7868380B2”的美國專利。
技術實現思路
本專利技術解決的問題是提供一種形成具有更小特征尺寸的鰭部、器件性能好的。為解決上述問題，本專利技術提供了一種，包括提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位于所述半導體薄膜表面的圖案層，所述圖案層具有第一開口 ；形成位于所述第一開口的側壁的側墻；去除所述圖案層；在去除所述圖案層后，刻蝕所述半導體薄膜、形成與所述側墻相對應的犧牲層；形成位于所述犧牲層的兩側的鰭部?？蛇x地，所述半導體薄膜的材料為SiGe或SiC?？蛇x地，所述鰭部的材料為Si?？蛇x地，所述鰭部的特征尺寸為l_8nm?？蛇x地，所述鰭部的形成工藝為選擇性外延生長工藝?？蛇x地，所述選擇性外延生長工藝的參數為壓力0. 1-0. 3Torr,溫度1500-1800°C，流量為 150-300sccm 的 SiH2Cl2,流量為 20_50sccm 的 HCl，流量為 10-20SLM的H2。可選地，所述側墻的寬度為4_20nm?？蛇x地，所述圖案層的材料為SiON?？蛇x地，所述圖案層的形成工藝為等離子體沉積工藝?！た蛇x地，所述側墻的材料為SiN或多晶硅。可選地，還包括形成位于所述半導體薄膜表面的硬掩膜層，所述圖案層形成在所述硬掩膜層表面。可選地，所述硬掩膜層的材料為氧化硅?？蛇x地，所述硬掩膜層的形成工藝為熱氧化工藝或化學氣相沉積工藝。可選地，還包括在所述鰭部形成后，去除所述硬掩膜層和犧牲層。可選地，去除所述犧牲層采用的工藝為刻蝕工藝，所述刻蝕工藝的參數為溫度600-800°C，壓力為I個大氣壓,流量為150-300sccm的HC1，流量為15-30SLM的H2?？蛇x地，還包括對所述鰭部進行氧化工藝和退火工藝?？蛇x地，所述氧化工藝的參數范圍為在溫度為600°C -800°C的環境下，通入02，氧化時間為2_4min?？蛇x地，所述退火工藝的參數范圍為在溫度為600°C -800°C的環境下，通入N2,退火時間為2_4min。與現有技術相比，本專利技術具有以下優點本專利技術實施例的，在所述第一開口的側壁形成側墻，在后續工藝中形成與所述側墻相對應的犧牲層，之后再形成位于所述犧牲層的兩側的鰭部。本專利技術實施例以犧牲層作為支撐，在犧牲層的兩側形成鰭部，避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的所述鰭部的寬度可以更小，形成的多柵器件的性能好。本專利技術實施例的，采用選擇性外延生長工藝在所述犧牲層兩側形成鰭部，不僅避免了現有技術刻蝕形成鰭部時出現的斷裂或移動等問題，形成的鰭部不僅寬度小，并且采用選擇性外延生長工藝，所述犧牲層兩側形成的鰭部的表面平整，節省了工藝步驟，且進一步提高了多柵器件的性能。附圖說明圖1是現有技術的鰭形場效應管的立體結構示意圖；圖2-圖3是現有技術的多柵器件的形成過程的剖面結構示意4是本專利技術實施例的的流程示意圖；圖5-圖11是本專利技術實施例的多柵器件的形成過程的剖面結構示意圖。具體實施例方式正如
技術介紹
所述，現有技術的中，形成的多柵器件的鰭部的特征尺寸較大，不利于提高多柵器件的驅動電流，限制了多柵器件的性能。經過研究，本專利技術實施例的專利技術人發現，現有技術在形成特征尺寸較小的鰭部時，鰭部的兩側沒有支撐，極易發生斷裂或移動。因此，形成的鰭部的特征尺寸受到限制。經過進一步研究，本專利技術實施例的專利技術人提供了一種。為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本專利技術的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本專利技術。但是本專利技術能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本專利技術內涵的情況下做類似推廣，因此本專利技術不受下面公開的具體實施例的限制。其次，本專利技術利用示意圖進行詳細描述，在詳述本專利技術實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本專利技術保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸?！ふ垍⒖紙D4，圖4為本專利技術實施例的的流程示意圖。步驟S201，提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位于所述半導體薄膜表面的圖案層，所述圖案層具有第一開口 ；步驟S203，形成位于所述第一開口的側壁的側墻；步驟S205，去除所述圖案層；步驟S207，在去除所述圖案層后，刻蝕所述半導體薄膜、形成與所述側墻相對應的犧牲層；步驟S209，形成位于所述犧牲層的兩側的鰭部。請參考圖5-圖11，圖5-圖11示出了本專利技術實施例的多柵器件的形成過程的剖面結構示意圖。請參考圖5，提供基底，所述基底包括氧化層300和形成在所述氧化層300表面的半導體薄膜301 ;所述半導體薄膜301表面形成有硬掩膜層303 ;所述硬掩膜層303表面形成有圖案層305，所述圖案層305具有第一開口 306。所述基底用于為后續工藝提供工作平臺。在本專利技術的實施例中，為使得多柵器件的電路設計更加簡單，更易實現集成化，所述基底為絕緣體上硅。其中，所述氧化層300的材料為氧化硅(oxide);所述半導體薄膜301用于后續形成犧牲層，所述半導體薄膜301的厚度至少等于后續形成的鰭部的厚度。所述半導體薄膜301的材料為SiGe或SiC。在本專利技術的實施例中，所述半導體薄膜301的材料為SiGe。所述硬掩膜層303用于后續工藝中保護半導體薄膜301不受損壞，所述硬掩膜層303的材料為氧化硅。所述硬掩膜層303的形成工藝為化學氣相沉積工藝(CVD)或者熱氧化工藝。需要說明的是，在本專利技術的其他實施例中，也可以不在所述半導體薄膜301表面形成硬掩膜層303，而是直接形成位于所述半導體薄膜301表面的圖案層305。所述圖案層305具有第一開口 306，所述第一開口 本文檔來自技高網...

【技術保護點】
一種多柵器件的形成方法，其特征在于，包括：提供基底，所述基底包括氧化層和形成在所述氧化層表面的半導體薄膜；形成位于所述半導體薄膜表面的圖案層，所述圖案層具有第一開口；形成位于所述第一開口的側壁的側墻；去除所述圖案層；在去除所述圖案層后，刻蝕所述半導體薄膜、形成與所述側墻相對應的犧牲層；形成位于所述犧牲層的兩側的鰭部。

【技術特征摘要】

【專利技術屬性】
技術研發人員：三重野文健，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：