PMOS晶體管結(jié)構(gòu)及其制造方法技術(shù)

本發(fā)明專利技術(shù)提供一種PMOS晶體管結(jié)構(gòu)及其制造方法，先通過在有源區(qū)的溝道區(qū)域形成埋置碳硅層，增大了溝道區(qū)域的應(yīng)力，提高了PMOS晶體管載流子遷移率；再通過在柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅層，即形成了具有埋置鍺硅層的源漏區(qū)，進(jìn)一步地增大了溝道區(qū)域的應(yīng)力；同時，埋置碳硅層還阻擋源漏區(qū)后續(xù)工藝中注入的硼離子的外擴(kuò)散，有利于形成更淺的超淺結(jié)，從而改善閾值電壓的分布，降低短溝道效應(yīng)，進(jìn)一步提高了器件性能。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種PMOS晶體管結(jié)構(gòu)及其制造方法。
技術(shù)介紹
隨著CMOS元件尺寸的縮小，載流子遷移率已經(jīng)成為影響CMOS器件性能的重要因素?，F(xiàn)有技術(shù)中一種提高M(jìn)OS晶體管載流子遷移率的方法是通過向晶體管溝道區(qū)域有選擇地施加應(yīng)力，這種應(yīng)力使半導(dǎo)體晶體晶格發(fā)生畸變，如向PMOS晶體管的溝道區(qū)施加壓應(yīng)力，半導(dǎo)體晶體晶格發(fā)生壓縮，進(jìn)而影響能帶的排列和半導(dǎo)體電荷輸送性能，通過控制在形成的器件中的應(yīng)力大小和分布，以提高載流子遷移率，改善器件的性能?，F(xiàn)有技術(shù)中，可以通過在源/漏區(qū)埋置鍺硅(SiGe)層造成半導(dǎo)體晶格失配，在晶體管溝道區(qū)域中引入應(yīng)力，提高M(jìn)OS晶體管載流子遷移率。對于PMOS器件制造，需要SiGe 層中的Ge是高濃度的，以增大溝道應(yīng)力，而為了降低源漏區(qū)的薄層電阻和接觸電阻，通常需要在SiGe層中摻雜硼。然而在SiGe層中的高濃度硼可能向外擴(kuò)散至溝道區(qū)域，而導(dǎo)致短溝道晶體管中閾值電壓Vth的滾降(roll-off)，出現(xiàn)嚴(yán)重的短溝道效應(yīng)(SCE)。因此，提供一種PMOS晶體管結(jié)構(gòu)及其制造方法，能夠提高PMOS晶體管載流子遷移率，是本領(lǐng)域技術(shù)人員亟待解決的一個技術(shù)問題。
技術(shù)實現(xiàn)思路
本專利技術(shù)的目的在于提供一種PMOS晶體管結(jié)構(gòu)及其制造方法，能提高溝道區(qū)域的應(yīng)力，提高PMOS晶體管載流子遷移率改善閾值電壓的分布，降低短溝道效應(yīng)。為解決上述問題，本專利技術(shù)提出一種PMOS晶體管的制造方法，該方法包括如下步驟提供硅襯底，所述硅襯底中形成有淺溝槽隔離結(jié)構(gòu)和有源區(qū)；在所述有源區(qū)中形成埋置碳硅(SiC)層；在所述有源區(qū)上方形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅(SiGe)層。進(jìn)一步的，在所述有源區(qū)中形成埋置碳硅(SiC)層的步驟，包括刻蝕所述有源區(qū)，形成一溝槽；在所述溝槽中外延生長或沉積一層厚度小于該溝槽深度的碳硅(SiC)層；在所述碳硅(SiC)層上外延生長或沉積一層頂部至少與溝槽頂部齊平的外延硅(Si)層，以形成所述埋置碳硅(SiC)層。進(jìn)一步的，在所述有源區(qū)中形成埋置碳硅(SiC)層的步驟，包括向所述有源區(qū)中一定深度中注入碳(C)離子；快速退火，以在所述有源區(qū)中中形成埋置碳硅(SiC)層。進(jìn)一步的,所述埋置碳娃(SiC)層的厚度為30nm 300nm。進(jìn)一步的，所述埋置碳硅(SiC)層中碳(C)離子的濃度為3% 10%。進(jìn)一步的，所述埋置碳娃(SiC)層上方的娃厚度為30nm lOOnm。進(jìn)一步的，在所述有源區(qū)上形成柵極結(jié)構(gòu)之前或之后，還包括向所述埋置碳硅(SiC)層中注入氟(F)離子。進(jìn)一步的，所述氟離子的注入能量為3KeV IOKeV,注入劑量為5E12/cm2 5E13/2cm o進(jìn)一步的，在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅(SiGe)層的步驟，包括 以所述柵極結(jié)構(gòu)為掩膜，刻蝕所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)，形成凹槽；在所述凹槽中外延生長或沉積一層厚度小于該凹槽深度的鍺硅(SiGe)層；在所述鍺硅(SiGe)層上外延生長或沉積一層頂部至少與所述凹槽頂部齊平的外延硅(Si)層，以形成所述埋置鍺硅(SiGe)層。進(jìn)一步的，在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅(SiGe)層的步驟，包括以所述柵極結(jié)構(gòu)為掩膜，采用輕摻雜源/漏區(qū)(LDD)離子注入法向所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中注入鍺離子；快速退火，以在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅(SiGe)層。進(jìn)一步的，在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅(SiGe)層之后，還包括向所述埋置鍺硅(SiGe)層中注入硼離子。進(jìn)一步的，所述硅襯底為〈100〉、〈110〉或〈111〉晶格。相應(yīng)的，本專利技術(shù)還提供一種PMOS晶體管結(jié)構(gòu)，包括具有埋置鍺硅層的源極區(qū)；具有埋置鍺硅層的漏極區(qū)；具有埋置碳硅層的溝道區(qū)，位于所述源極區(qū)和漏極區(qū)之間。與現(xiàn)有技術(shù)相比，本專利技術(shù)提供的PMOS晶體管的制造方法，先通過在有源區(qū)的溝道區(qū)域形成埋置碳硅層，增大了溝道區(qū)域的應(yīng)力，提高了 PMOS晶體管載流子遷移率；再通過在柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅層，即形成了具有埋置鍺硅層的源漏區(qū)，進(jìn)一步地增大了溝道區(qū)域的應(yīng)力；同時，埋置碳硅層還阻擋源漏區(qū)后續(xù)工藝中注入的硼離子的外擴(kuò)散，有利于形成更淺的超淺結(jié)，從而改善閾值電壓的分布，降低短溝道效應(yīng)，進(jìn)一步提高了器件性能。附圖說明圖1是本專利技術(shù)一實施例的PMOS晶體管的制造方法的流程圖；圖2A至2D是本專利技術(shù)一實施例的PMOS晶體管的制造方法中各步驟對應(yīng)的器件的剖面結(jié)構(gòu)示意圖；圖3是本專利技術(shù)一實施例的溝道應(yīng)力隨溝道長度變化的示意圖。具體實施例方式以下結(jié)合附圖和具體實施例對本專利技術(shù)提出的PMOS晶體管結(jié)構(gòu)及其制造方法作進(jìn)一步詳細(xì)說明。如圖1所示,本專利技術(shù)提供一種PMOS晶體管的制造方法,包括SlOl至S104所示步驟，下面結(jié)合圖2A 2D所示的剖面結(jié)構(gòu)示意圖對本專利技術(shù)的PMOS晶體管的制造方法作詳細(xì)的描述。S101，提供硅襯底，所述硅襯底中形成有淺溝槽隔離結(jié)構(gòu)和有源區(qū)。請參考圖2A，首先，提供硅襯底200，所述硅襯底200可以為〈100〉、〈110〉、〈111〉或其他晶格。在所述硅襯底200中形成淺溝槽隔離結(jié)構(gòu)201和有源區(qū)202。如何形成淺溝槽隔離結(jié)構(gòu)201和有源區(qū)202，為本領(lǐng)域技術(shù)人員所熟知的
技術(shù)實現(xiàn)思路
，在此不再贅述。S102，在所述有源區(qū)中形成埋置碳硅(SiC)層。請參考圖2B和圖3，在有源區(qū)202中形成埋置SiC層203，即在后續(xù)形成的源區(qū)202a和漏區(qū)202b之間的溝道區(qū)域形成了應(yīng)變SiC/Si層，使得半導(dǎo)體晶格失配，增大溝道區(qū)域的應(yīng)力，提高了 PMOS晶體管載流子遷移率。優(yōu)選的，所述埋置SiC層203的厚度為30nm 300nm, C離子的濃度為3% 10%,上方的娃206厚度為30nm lOOnm。請繼續(xù)參考圖2B，本專利技術(shù)形成埋置SiC層203時可以采用如下方法，包括首先，刻蝕所述有源區(qū)202，形成一溝槽；接著，在所述溝槽中外延生長或沉積一層厚度小于該溝槽深度的SiC層；然后，在所述SiC層上外延生長或沉積一層頂部至少與溝槽頂部齊平的外延Si層，以形成埋置SiC層203，本實施例中，所述外延Si層與溝槽頂部齊平。請繼續(xù)參考圖2B，本專利技術(shù)形成埋置SiC層203時還可以采用如下方法，包括首先，向所述有源區(qū)202中一定深度中的注入C離子；然后，快速退火，以在所述有源區(qū)中形成埋置SiC層203。S103，在所述有源區(qū)上形成柵極結(jié)構(gòu)。請參考圖2C，在所述有源區(qū)202上方形成柵極結(jié)構(gòu)204，該柵極結(jié)構(gòu)204 —般包括柵介質(zhì)、柵極以及側(cè)墻。如何形成柵極結(jié)構(gòu)204，為本領(lǐng)域技術(shù)人員所熟知的
技術(shù)實現(xiàn)思路
，在此不再贅述。本步驟中，在柵極結(jié)構(gòu)204兩側(cè)的有源區(qū)也就形成了源區(qū)202a和漏區(qū)202b，柵極結(jié)構(gòu)204下方的有源區(qū)也就形成了溝道區(qū)域。S104，在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置SiGe層。請參考圖2D，在所述柵極結(jié)構(gòu)204兩側(cè)的有源區(qū)中，即在源區(qū)202a和漏區(qū)202b中形成埋置SiGe層205a、205b。該埋置SiGe層205a、205b進(jìn)一步使得半導(dǎo)體晶格失配，在埋置SiC層203的基礎(chǔ)上增大溝道區(qū)域應(yīng)力，進(jìn)一步提高了 PMOS晶體管的載流子遷移率。請繼續(xù)參考圖2D，本專利技術(shù)在所述柵極結(jié)構(gòu)204兩側(cè)的有源區(qū)中形成埋置SiGe層本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種PMOS晶體管的制造方法，其特征在于，包括：提供硅襯底，所述硅襯底中形成有淺溝槽隔離結(jié)構(gòu)和有源區(qū)；在所述有源區(qū)中形成埋置碳硅層；在所述有源區(qū)上方形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的有源區(qū)中形成埋置鍺硅層。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：趙猛，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：