本發明專利技術公開能夠防止減壓焊接接合工藝中產生的熔融焊料飛沫的飛散，并抑制前述飛沫引起的半導體芯片的污染或故障的產生的半導體芯片的定位夾具，該半導體芯片的定位夾具在將半導體芯片焊接于設置在絕緣電路基板的金屬薄板上時使用，所述定位夾具具有用于嵌合所述半導體芯片的貫通孔，所述貫通孔的下端部具有切入部，該切入部為以面向所述半導體芯片的方式被切入的空間。
【技術實現步驟摘要】
本專利技術涉及在兩面接合有金屬薄板的絕緣電路基板的表面側預定位置焊接接合一個以上的半導體芯片而作為半導體模塊的半導體裝置的制造方法以及用于將半導體芯片無偏斜地搭載于絕緣電路基板上的預定位置并使其良好地進行焊接接合的半導體芯片的定位夾具的改良。
技術介紹
在大電流、高電壓環境下也能夠運行的功率半導體模塊應用于各種領域之中。通過圖4的剖面模式圖示出這種功率半導體 模塊的一例。關于圖中的符號，使用括號內的符號。功率半導體模塊200中主要裝配有絕緣柵雙極型晶體管(Insulated Gate BipolarTransistor,以下稱為IGBT)或續流二極管(Free Wheeling Diode,以下稱為FWD)等多個功率半導體芯片101。這些多個功率半導體芯片101搭載于設置在絕緣電路基板100上的預定位置的、能夠焊接接合的金屬薄板(未圖示)之上，且絕緣電路基板100進一步搭載于金屬散熱板106之上而被焊接接合。被焊接接合于絕緣電路基板100之上的半導體芯片101，為了導電連接其表面的金屬電極(未圖示)和外部端子108，通過鋁線105等實施所需的配線連接處理，由此組裝為半導體模塊200，并利用樹脂進行密封而完成制作。圖5、圖6示出應用于這種現有的半導體模塊制造方法的焊接接合工藝中的、用于半導體芯片的定位的碳夾具以及使用該碳夾具在絕緣電路基板上安裝了焊料板和半導體芯片的焊接接合裝配組件。具體來講，圖5的(a)為碳夾具103的平面圖，(b)為(a)的A-A’線的剖面圖。圖6為在絕緣電路基板100上裝載碳夾具103進行固定，并在該碳夾具103的貫通孔102放入焊料板104和半導體芯片101的焊接接合裝配組件的平面圖(a)和該圖(a)的B-B’線的剖面圖(b)。斜線陰影線表示碳夾具103。在此，前述圖4中，僅示出被搭載的多個半導體芯片之中的一個半導體芯片，但實際上，搭載有未圖示的多個半導體芯片。關于用于制造這種半導體模塊的半導體芯片的焊接接合技術，存在如下文獻(專利文獻I)。即，該文獻中記載有在絕緣電路基板上安置具有對應于半導體芯片的尺寸的貫通孔的定位用碳夾具，從而防止半導體芯片的位置偏斜。而且，在焊接接合時產生氣體，形成空隙的情況下，已知有確保該氣體的排放通道，從而抑制空隙的形成的方法等(專利文獻2)。在裸片粘合時為了使溶劑順利散開，存在認為形成氣泡的排出通道即可的公開文獻(專利文獻3)。通過在還原氛圍中使用無焊劑類焊料，由此防止飛散的助焊劑引起的半導體元件的污染，從而防止成品率的下降的方法也變為公知(專利文獻4)。但是，如前所述，將半導體模塊的裝配組件投入到設定為焊料板104的熔融溫度以上的減壓加熱爐而將半導體芯片101焊接接合到絕緣電路基板100之上時，如圖7所示，存在如下問題，即，卷入到熔融焊料中的空氣變成空隙109混入，在減壓的同時空隙109從熔融焊料飛出，此時熔融的焊料變成焊料飛沫107而飛散。即，與如此被卷入到焊料板104的空隙109 —起從熔融焊料飛出的焊料飛沫107，若通過碳夾具103和半導體芯片101之間的間隙110飛散，則飛散的焊料飛沫107可能會落到半導體芯片101的表面而附著在該表面。目前存在由于落到半導體芯片101上而附著的焊料飛沫107而導致半導體芯片101性能不良的情況，因而成為問題。現有技術文獻專利文獻專利文獻1:日本特開2010-40881號公報(段落0013)專利文獻2 日本特開2009-164203號公報(段落0007)專利文獻3 :日本特開平06-314718號公報(摘要) 專利文獻4 :日本特開平05-283452號公報(摘要)
技術實現思路
本專利技術是為了解決以上說明的問題而提出的，本專利技術的目的在于提供能夠防止減壓焊接接合工藝過程中發生的熔融焊料飛沫的飛散，并抑制半導體芯片的污染或故障的半導體裝置的制造方法以及半導體芯片的定位夾具。為了解決所述問題而達到本專利技術的目的，本專利技術的半導體芯片的定位夾具設定為在將半導體芯片焊接于設置在絕緣電路基板的金屬薄板上時使用，所述定位夾具具有用于嵌合所述半導體芯片的貫通孔，所述貫通孔的下端部具有切入部，該切入部為以面向所述半導體芯片的方式被切入的空間。在本專利技術中，優選地，所述切入部形成于貫通孔的整個內周。而且，優選地，設置在所述貫通孔下端部的切入部的高度為熔融焊料的厚度以上且半導體芯片的上表面以下。優選地，沿著所述定位夾具的下端面的方向的所述切入部的距離在所述切入部的高度以上。優選地，所述切入部通過所述貫通孔下端部的倒角加工而形成。優選地，所述半導體芯片的定位夾具將碳作為主材料。優選地，所述半導體芯片的定位夾具的厚度大于焊料板和半導體芯片的厚度之和。并且，通過包括如下工藝的半導體裝置的制造方法，能夠達到上述目的，S卩，在金屬散熱板上的其中一個面隔著焊料板裝載絕緣電路基板，并在該絕緣電路基板的另一個面裝載和固定半導體芯片的定位夾具，在所述定位夾具的貫通孔內設置焊料板和半導體芯片，在減壓條件下加熱至所述焊料板的熔融溫度以上，以在所述金屬散熱板上焊接絕緣電路基板以及半導體芯片，其中，該貫通孔的下端部具有以面向所述半導體芯片的方式切入的空間。所述半導體芯片可以為絕緣柵雙極型晶體管芯片和二極管芯片。根據本專利技術，能夠提供防止減壓焊接接合工藝過程中產生的熔融焊料飛沫的飛散，并抑制半導體芯片的污染或故障的發生的半導體裝置的制造方法以及半導體芯片的定位夾具。附圖說明圖1的(a)為本專利技術的碳夾具的平面圖，(b)為(a)的C-C’線的剖面圖，(C)為(b)的虛線圓圈部分的放大剖面圖。圖2為示出本專利技術的焊接接合工藝的焊接接合裝配組件的主要部分的剖面圖(其圖3為示出本專利技術的焊接接合工藝的焊接接合裝配組件的主要部分剖面圖(其二)。圖4為一般的半導體模塊的剖面模式圖。圖5的(a)為現有的碳夾具的平面圖，(b)為(a)的A_A’線剖面圖。圖6的(a)為現有的絕緣電路基板、碳夾具、焊料板、半導體芯片的焊接接合裝配組件的平面圖，(b)為(a)的B-B’線剖面圖。圖7為示出現有的焊接接合工藝的焊接接合裝配組件的主要部分的剖面圖。主要符號說明1:半導體芯片2 :貫通孔 3、3a、3b、3c :碳夾具4 :焊料板5 :絕緣電路基板6 :空隙7 :焊料飛沫8:間隙9、9a、9b :切入部10 :下端部11 :接觸端部12 :切入部的高度13 :空間14 :距離15 :金屬散熱板16 :鋁線17:樹脂框18:外部引出端子具體實施例方式關于本專利技術的半導體裝置的制造方法以及半導體芯片的定位夾具的實施例，參照附圖進行詳細的說明。本專利技術在不脫離其主旨的范圍之內，不限于以下說明的實施例。實施例1圖1為表示本專利技術的實施例1的半導體芯片的定位夾具的平面圖(a)、該平面圖Ca)的C-C’線的剖面圖(b)，圖(b)的虛線圓圈部分的放大剖面圖(C)。圖2為用于說明在絕緣電路基板5上分別裝載和固定本專利技術的定位用碳夾具3、3a、3b，并在這些碳夾具3、3a、3b的貫通孔2內放入焊料板4和半導體芯片1，在減壓加熱爐(未圖示)中使焊料板4熔融的、本專利技術的焊接接合工藝的焊接接合裝配組件的主要部分的剖面圖。圖2的(a)、(b)、(c)為示出具有各自不同的形狀的本專利技術的定位用碳夾具的焊接接合裝配組件的主要部分本文檔來自技高網...
【技術保護點】
一種半導體芯片的定位夾具，在將半導體芯片焊接于設置在絕緣電路基板的金屬薄板上時使用，其特征在于，所述定位夾具具有用于嵌合所述半導體芯片的貫通孔，所述貫通孔的下端部具有切入部，該切入部為以面向所述半導體芯片的方式切入的空間。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：甲斐健志，小林孝敏，小田佳典，
申請(專利權)人：富士電機株式會社，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。