高速放大器制造技術

對于高速放大器，來自差分輸入對的寄生電容引入了可影響性能的零點。此處，已提供中和網絡，所述中和網絡通過將此零點的位置進行移位而對此零點進行補償。這一般是通過使用跨越所述放大器的所述差分輸入對而交叉耦合的一對電容器來實現。

【技術實現步驟摘要】
高速放大器
本專利技術大體上涉及高速放大器，且更特定來說，涉及高速套筒式放大器。
技術介紹
轉向圖1，可看到常規的套筒式放大器100。如圖所示，此套筒式放大器100一般包括差分輸入對(其一般包括晶體管Q2和Q7)和若干偏置網絡(其一般包括疊接晶體管對Q1/Q6、Q3/Q8、Q4/Q9和Q5/Q10)。這些偏置網絡通常被配置為電流鏡(每一者耦合到二極管式連接的晶體管)或可經配置以使得偏置BIAS1到BIAS4是偏置電壓。一般來說，對于高速應用(即，大于10GHz)，寄生效應(例如，寄生電容)可成為問題。具體來說，由晶體管Q1到Q4以及Q6到Q9的配置產生的寄生電容可導致信號降級。首先看向晶體管Q1到Q3以及Q6到Q8之間的內部節點，偏置網絡Q3/Q8和差分對Q2/Q7引入寄生極點(其通常處于跨導與寄生電容CP的比率)。寄生電容CP一般是晶體管Q2、Q3、Q7和Q8的柵極-漏極、源極/漏極-主體以及柵極-源極電容(出于簡明起見，通過寄生電容器CP1到CP6來表示)的線性組合。通常，在每一支路中1mA的電流、10mS的跨導和450fF的總寄生電容下，存在處于3.5GHz的極點，且在每一支路中600μA的電流、6mS的跨導下，且因為450fF的總寄生電容，存在處于2.1GHz的極點。歸因于強加于放大器100上的低輸入涉及的噪聲限制，此寄生電容通常較大。因此，需要對由偏置網絡Q3/Q8和差分對Q2/Q7的寄生電容引入的極點進行補償。轉向輸入端子INP和INM，晶體管Q2和Q7中的每一者具有柵極-漏極寄生電容(通過寄生電容器CP1和CP3表示)。這些柵極-漏極寄生電容CP1和CP3導致右半平面的零點，其可處于(例如)約20GHz(即，gmdiff/CP)。因此，需要對由差分輸入對Q2/Q7的寄生電容引入的零點進行補償。常規電路的實例是第2002/0024382號美國專利核準前公開案。
技術實現思路
因此，本專利技術的一實施例提供一種設備。所述設備包括放大器，所述放大器接收輸入信號且產生輸出信號，其中所述放大器包含：第一晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述控制電極接收所述輸入信號的第一部分；以及第二晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極接收所述輸入信號的第二部分；以及中和網絡，其具有：第一中和電容器，其耦合于所述第一晶體管的所述控制電極與所述第二晶體管的所述第二無源電極之間；以及第二中和電容器，其耦合于所述第二晶體管的所述控制電極與所述第一晶體管的所述第二無源電極之間。根據本專利技術的一實施例，所述放大器進一步包括：第一輸出端子，其適于提供所述輸出信號的第一部分；第二輸出端子，其適于提供所述輸出信號的第二部分；第一偏置網絡，其耦合到所述第一和第二晶體管中的每一者的所述第一無源電極；以及第二偏置網絡，其耦合到所述第一和第二晶體管中的每一者的所述第二無源電極。根據本專利技術的一實施例，所述第一和第二晶體管是MOS晶體管，且其中所述第一和第二晶體管中的每一者的所述第一無源電極、所述第二無源電極和所述控制電極分別是源極、漏極和柵極。根據本專利技術的一實施例，所述第一和第二晶體管分別進一步包括第一和第二PMOS晶體管。根據本專利技術的一實施例，所述第一偏置網絡進一步包括：第三PMOS晶體管，其在其漏極處耦合到所述第一PMOS晶體管的源極；以及第四PMOS晶體管，其在其漏極處耦合到所述第二PMOS晶體管的源極，且在其柵極處耦合到所述第三PMOS晶體管的柵極。根據本專利技術的一實施例，所述第二偏置網絡進一步包括：第五PMOS晶體管，其在其源極處耦合到所述第一PMOS晶體管的漏極；以及第六PMOS晶體管，其在其源極處耦合到所述第二PMOS晶體管的漏極，且在其柵極處耦合到所述第五PMOS晶體管的柵極。根據本專利技術的一實施例，所述第一和第二晶體管是雙極晶體管，且其中所述第一和第二晶體管中的每一者的所述第一無源電極、所述第二無源電極和所述控制電極分別是集電極、發射極和基極。根據本專利技術的一實施例，所述第一和第二晶體管分別進一步包括第一和第二PNP晶體管。根據本專利技術的一實施例，一種設備包括：放大器，其接收輸入信號且產生輸出信號，其中所述放大器包含：第一晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述控制電極接收所述輸入信號的第一部分；第二晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極接收所述輸入信號的第二部分；以及多個偏置網絡，其耦合到所述第一和第二晶體管中的每一者的所述第一無源電極和所述第二無源電極中的至少一者；以及中和網絡，其具有：第一中和電容器，其耦合于所述第一晶體管的所述控制電極與所述第二晶體管的所述第二無源電極之間；以及第二中和電容器，其耦合于所述第二晶體管的所述控制電極與所述第一晶體管的所述第二無源電極之間。根據本專利技術的一實施例，所述多個偏置網絡進一步包括第一偏置網絡，且其中所述第一偏置網絡進一步包括：第三PMOS晶體管，其在其漏極處耦合到所述第一PMOS晶體管的源極；以及第四PMOS晶體管，其在其漏極處耦合到所述第二PMOS晶體管的源極，且在其柵極處耦合到所述第三PMOS晶體管的柵極。根據本專利技術的一實施例，所述多個偏置網絡進一步包括第二偏置網絡，且其中所述第二偏置網絡進一步包括：第五PMOS晶體管，其在其源極處耦合到所述第一PMOS晶體管的漏極；以及第六PMOS晶體管，其在其源極處耦合到所述第二PMOS晶體管的漏極，且在其柵極處耦合到所述第五PMOS晶體管的所述柵極。根據本專利技術的一實施例，提供一種設備。所述設備包括第一輸出端子；第二輸出端子；第一PMOS晶體管；第二PMOS晶體管，其在其柵極處耦合到所述第一PMOS晶體管，其中所述第一和第二PMOS晶體管在其柵極處接收第一偏置；第三PMOS晶體管，其在其源極處耦合到所述第一PMOS晶體管的漏極且在其柵極處接收差分輸入信號的第一部分；第四PMOS晶體管，其在其源極處耦合到所述第二PMOS晶體管的漏極且在其柵極處接收所述差分輸入信號的第二部分；第五PMOS晶體管，其在其源極處耦合到所述第三PMOS晶體管的漏極且在其漏極處耦合到所述第一輸出端子；第六PMOS晶體管，其在其源極處耦合到所述第四PMOS晶體管的漏極，在其漏極處耦合到所述第二輸出端子，且在其柵極處耦合到所述第五PMOS晶體管的柵極，其中所述第五和第六PMOS晶體管在其柵極處接收第二偏置；第一NMOS晶體管，其在其漏極處耦合到所述第五PMOS晶體管的漏極；第二NMOS晶體管，其在其漏極處耦合到所述第六PMOS晶體管的漏極且在其柵極處耦合到所述第一NMOS晶體管的柵極，其中所述第一和第二NMOS晶體管在其柵極處接收第三偏置；第一中和電容器，其耦合于所述第三PMOS晶體管的柵極與所述第四PMOS晶體管的漏極之間；以及第二中和電容器，其耦合于所述第四PMOS晶體管的柵極與所述第三PMOS晶體管的漏極之間。根據本專利技術的一實施例，所述第一和第二中和電容器分別進一步包括第一和第二MOS電容器。根據本專利技術的一實施例，所述第一和第二MOS電容器中的每一者的電容是約40fF。前述內容已相當廣泛地概述了本專利技術的特征本文檔來自技高網...

【技術保護點】
一種設備，其包括：放大器，其接收輸入信號且產生輸出信號，其中所述放大器包含：第一晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述控制電極接收所述輸入信號的第一部分；以及第二晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極接收所述輸入信號的第二部分；以及中和網絡，其具有：第一中和電容器，其耦合于所述第一晶體管的所述控制電極與所述第二晶體管的所述第二無源電極之間；以及第二中和電容器，其耦合于所述第二晶體管的所述控制電極與所述第一晶體管的所述第二無源電極之間。

【技術特征摘要】
2011.09.09 US 13/229,4451.一種放大器設備，其包括：放大器，其接收輸入信號且產生輸出信號，其中所述放大器包含：第一晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述控制電極接收所述輸入信號的第一部分；以及第二晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極接收所述輸入信號的第二部分；以及中和網絡，其具有：第一中和電容器，其耦合于所述第一晶體管的所述控制電極與所述第二晶體管的所述第二無源電極之間；以及第二中和電容器，其耦合于所述第二晶體管的所述控制電極與所述第一晶體管的所述第二無源電極之間，其中所述放大器還包括：第一輸出端子，其適于提供所述輸出信號的第一部分；第二輸出端子，其適于提供所述輸出信號的第二部分；第一偏置網絡，其耦合到所述第一晶體管和第二晶體管中的每一者的所述第一無源電極；以及第二偏置網絡，其耦合到所述第一晶體管和第二晶體管中的每一者的所述第二無源電極，其中所述第一晶體管和第二晶體管是MOS晶體管，且其中所述第一晶體管和第二晶體管中的每一者的所述第一無源電極、所述第二無源電極和所述控制電極分別是源極、漏極和柵極，其中所述第一晶體管和第二晶體管分別進一步包括第一PMOS晶體管和第二PMOS晶體管，其中所述第一偏置網絡進一步包括：第三PMOS晶體管，其在其漏極處耦合到所述第一PMOS晶體管的源極；以及第四PMOS晶體管，其在其漏極處耦合到所述第二PMOS晶體管的源極，且在其柵極處耦合到所述第三PMOS晶體管的柵極。2.根據權利要求1所述的放大器設備，其中所述第二偏置網絡進一步包括：第五PMOS晶體管，其在其源極處耦合到所述第一PMOS晶體管的漏極；以及第六PMOS晶體管，其在其源極處耦合到所述第二PMOS晶體管的漏極，且在其柵極處耦合到所述第五PMOS晶體管的柵極。3.根據權利要求1所述的放大器設備，其中所述第一和第二晶體管分別進一步包括第一PNP晶體管和第二PNP晶體管。4.一種放大器設備，其包括：放大器，其接收輸入信號且產生輸出信號，其中所述放大器包含：第一晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第一晶體管的所述控制電極接收所述輸入信號的第一部分；第二晶體管，其具有第一無源電極、第二無源電極和控制電極，其中所述第二晶體管的所述控制電極接收所述輸入信號的第二部分；以及多個偏置網絡，其耦合到所述第一和第二晶體管中的每一者的所述第一無源電極和所述第二無源電極中的至少一者；以及中和網絡，其具有：第一中和電容器，其耦合于所述第一晶體管的所述控制電極與所述第二晶體管的所述第二無源電極之間；以及第二中和電容器，其耦合于所述第二晶體管的所述控制電極與所述第一晶體管的所述第二無源電極之間，其中所述第一晶體管...

【專利技術屬性】
技術研發人員：馬爾科·科爾西，維多利亞·王·林凱特凱，文卡特什·斯里尼瓦桑，
申請(專利權)人：德州儀器公司，
類型：發明
國別省市：