運算節點板以及運算節點板布局方法技術

本發明專利技術提供了一種運算節點板以及運算節點板布局方法。所述高性能運算節點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數據存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。第一處理器和第二處理器的位置相互錯開布局，并且第一處理器和第二處理器與任何其它高器件或者熱器件也相互錯開布局。第一處理器的多路受控電源模塊在第一處理器四周分散布局；第二處理器的多路受控電源模塊在第二處理器四周分散布局。

【技術實現步驟摘要】

本專利技術涉及計算
，更具體地說，本專利技術涉及一種高性能運算節點板的布局結構以及相應的運算節點板布局方法。
技術介紹
在高性能計算領域，運算節點部件是高性能計算機最基本的單元，承擔了邏輯運算、控制處理、存儲訪問以及互連通信等重要功能，其設計始終是系統研制開發的重點。隨著高性能計算技術的飛速發展，尤其是隨著高性能處理器的集成電路規模擴大、運算核心數目增加、工作頻率持續提升，在芯片封裝尺寸擴大的同時處理器功耗顯著提高，對運算節點板的供電、散熱與組裝等提出了日益嚴苛的要求，這些都嚴重制約了高性能計算機的高性能、高密度、高可靠。傳統的運算節點板的工程實現方法，重點關注易于實現系統性能指標的高速外接口互連設計方面，是一種信號完整性規則驅動的工程實現方法。對于微處理器功耗提升帶來運算節點板供電、散熱與組裝的難題，通常會采用通用技術方法加以解決，例如方法(I)采用多路電源模塊提高供電能力，多路電源模塊集中抵近供電，從而為高速外接口互連留有冗余的設計空間。該方法屬于印制板級工程設計手段，抵近供電能夠降低路徑阻抗，但集中供電會導致電流密度增加，降低電源壓降的效果存在折扣。方法(2 )在靠近電源模塊的方向，處理器犧牲部分封裝管腳形成較寬的電流通道。該方法屬于處理器封裝階段的技術手段，能夠有效降低路徑阻抗從而降低電源壓降和路徑損耗，但要犧牲處理器的封裝管腳封裝，工程實現條件較為苛刻。方法(3)將電源模塊及配套電路從運算節點板上剝離出來，安裝到處理器背面就近直接供電。該方法屬于處理器設計階段的技術手段，能更加有效地降低電源壓降、路徑損耗，提高電源響應效率，但目前尚不能解決熱點過于集中、安裝高度過大等問題，不利于大規模系統的組裝與散熱。
技術實現思路
本專利技術所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種高性能運算節點板的布局結構，首先以電源完整性規則、組裝與冷卻規則協同驅動運算節點板的初始布局，再通過信號完整性規則驅動布局結構的細化和優化，從而有效地解決困擾基于大功耗處理器芯片的運算節點板的供電、散熱和組裝的實現難題。根據本專利技術的第一方面，提供了一種運算節點板，其中，所述高性能運算節點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數據存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。優選地，第一處理器和第二處理器的位置相互錯開布局，并且/或者第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。優選地，公共邏輯電路包括公共電源電路、其它邏輯電路、存儲體電源及控制邏輯電路、以及與其它印制板互連的連接器；其中，其它邏輯電路包括維護模塊、網絡模塊、時鐘模塊。優選地，第一處理器的多路電源模塊在第一處理器四周分散布局；第二處理器的多路電源模塊在第二處理器四周分散布局。優選地，所述運算節點板中的供電平面銅箔被設計成使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。優選地，第一處理器的多路電源模塊以及第二處理器的多路電源模塊為受控電源模塊，所述存儲器是雙面貼存儲器。根據本專利技術的第二方面，提供了一種運算節點板布局方法，包括在所述高性能運算節點板上集成并僅僅集成第一處理器和第二處理器，其中使得第一處理器和第二處理器的型號一致且互相獨立，其中，第一處理器和第二處理器具有公共邏輯電路；分別通過多路電源模塊以及配套電源控制邏輯芯片對第一處理器和第二處理器進行供電控制；為第一處理器和第二處理器分別配備多路存儲器進行獨立的數據存取操作。優選地，其中將第一處理器和第二處理器的位置相互錯開布局，并且將第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。優選地，將第一處理器的多路電源模塊在第一處理器四周分散布局，并且將第二處理器的多路電源模塊在第二處理器四周分散布局。優選地，通過設置所述運算節點板中的供電平面銅箔的厚度、寬度來使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致。由此，本專利技術提供了一種高性能運算節點板的布局結構，首先以電源完整性規則、組裝與冷卻規則協同驅動運算節點板的初始布局，再通過信號完整性規則驅動布局結構的細化和優化，從而有效地解決困擾基于大功耗處理器芯片的運算節點板的供電、散熱和組裝的實現難題。附圖說明結合附圖，并通過參考下面的詳細描述，將會更容易地對本專利技術有更完整的理解并且更容易地理解其伴隨的優點和特征，其中圖1示意性地示出了根據本專利技術實施例的高性能運算節點板的布局結構。圖2示意性地示出了假設運算節點板中的處理器單側集中供電的情況。圖3示意性地示出了假設運算節點板中的處理器四周分散供電的情況。需要說明的是，附圖用于說明本專利技術，而非限制本專利技術。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。具體實施例方式為了使本專利技術的內容更加清楚和易懂，下面結合具體實施例和附圖對本專利技術的內容進行詳細描述。圖1示意性地示出了根據本專利技術實施例的高性能運算節點板的布局結構。具體地說，如圖1所示，根據本專利技術實施例的所述高性能運算節點板上集成了兩片處理器(第一處理器A和第二處理器B)，第一處理器A和第二處理器B型號一致且互相獨立；并且，運算節點板上沒有集成其它處理器。其中，第一處理器A和第二處理器B分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器(例如，多路雙面貼存儲器)進行獨立的數據存取操作。而且，多路電源模塊以及配套電源控制邏輯芯片僅僅用于為相應的處理器供電。例如，在圖1所示的示例中，第一處理器A通過6路電源模塊(例如，多路受控電源模塊A11、A12、A13、A14、A15、A16)以及配套電源控制邏輯芯片AO進行供電控制，并且配備了 4路雙面貼存儲器(雙面貼存儲器陣列，陣列Al、陣列A2、陣列A3、陣列A4)進行獨立的數據存取操作。第二處理器B過6路電源模塊(例如，多路受控電源模塊B11、B12、B13、B14、B15、B16)以及配套電源控制邏輯芯片BO進行供電控制，并且配備了 4路雙面貼存儲器(雙面貼存儲器陣列，陣列B1、陣列B2、陣列B3、陣列B4)進行獨立的數據存取操作。而且，第一處理器A和第二處理器B具有公共邏輯電路；例如，第一處理器A和第二處理器B的公共邏輯電路包括公共電源電路Ml、其它邏輯電路M2、存儲體電源及控制邏輯電路M3、以及與其它印制板互連的連接器(例如圖1所示的第一連接器I和第二連接器2)。具體地說，公共電源電路Ml主要針對其它邏輯電路的內核、接口等進行供電，單芯片功耗不大，多個芯片的累計功耗也不太大(例如，多個芯片的累計功耗20W左右)。其中，例如，其它邏輯電路M2包括維護模塊、網絡模塊、時鐘模塊等。由此，相對于分別集成單片處理器的兩塊運算節點板，集成兩片處理器的單個運算節點板可以共用一套本文檔來自技高網...

【技術保護點】
一種運算節點板，其特征在于，所述高性能運算節點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數據存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。

【技術特征摘要】
1.一種運算節點板，其特征在于，所述高性能運算節點板上集成了第一處理器和第二處理器，第一處理器和第二處理器的型號一致且互相獨立；并且，運算節點板上沒有集成其它處理器；其中，第一處理器和第二處理器分別通過多路電源模塊以及配套電源控制邏輯芯片進行供電控制，且各自配備了多路存儲器進行獨立的數據存取操作；而且，第一處理器和第二處理器具有公共邏輯電路。2.根據權利要求1所述的運算節點板，其特征在于，第一處理器和第二處理器的位置相互錯開布局，并且/或者第一處理器和第二處理器與任何其它高器件相互錯開布局，并且/或者第一處理器和第二處理器與任何其它熱器件相互錯開布局。3.根據權利要求1或2所述的運算節點板，其特征在于，公共邏輯電路包括公共電源電路、其它邏輯電路、存儲體電源及控制邏輯電路、以及與其它印制板互連的連接器；其中， 其它邏輯電路包括維護模塊、網絡模塊、時鐘模塊。4.根據權利要求1或2所述的運算節點板，其特征在于，第一處理器的多路電源模塊在第一處理器四周分散布局；第二處理器的多路電源模塊在第二處理器四周分散布局。5.根據權利要求1或2所述的運算節點板，其特征在于，所述運算節點板中的供電平面銅箔被設計成使得第一處理器的多路電源模塊到第一處理器的路徑阻抗值一致，并且使得第二處理器的多路電源模塊到第二處理器的路徑阻抗值一致...

【專利技術屬性】
技術研發人員：王彥輝，丁亞軍，劉耀，賈福楨，鄭浩，胡晉，
申請(專利權)人：無錫江南計算技術研究所，
類型：發明
國別省市：