集成電路邏輯優化并行處理方法技術

本發明專利技術公開了一種集成電路邏輯優化并行處理方法，并行處理在邏輯優化中所處的位置：將多輸入輸出邏輯矩陣劃分成多個多輸入單輸出邏輯矩陣，然后將這些多輸入單輸出邏輯調度到處理結點上進行優化處理；所述優化處理是結合了邏輯優化過程中邏輯的規模和邏輯中各蘊涵項之間可以合并的幾率，從而形成的并行處理調度算法；在邏輯優化并行處理的調度過程中進行分段，并在每個段內遵循優先調度處理時間較長的邏輯；集成電路邏輯優化并行處理中采用分配策略。本發明專利技術可根據集成電路邏輯函數的蘊涵項的項數和蘊涵項之間的關聯度而設計的可提高集成電路邏輯優化的處理效率。

【技術實現步驟摘要】

本專利技術涉及一種。
技術介紹
由于在國內外期刊、會議論文、著作等中對集成電路邏輯優化并行處理中的任務 調度的研究幾乎是沒有出現過的，因此就需要在研究并行處理調度算法和邏輯優化兩個領 域的基礎上，結合邏輯優化中的特點，形成適用于邏輯優化的并行處理調度算法。隨著EDA的發展，集成電路的邏輯函數變量數及狀態數越來越多，而傳統的邏輯 函數化簡方法，比如公式法、卡諾圖法，已不再能滿足優化集成電路的工作。公式法的不直 觀，導致難以確定化簡思路和判定函數是否最簡；而卡諾圖法雖較比較直觀，但它只是比 較適合五個以下變量的函數，是以畫圖為基礎的，因此不便于計算機的實現。近幾年，隨著 VLSI芯片集成度的大大提高，一些優化方法被相繼提出，其中具有代表性的算法大致可以 分為兩類一類是先對最小項集合進行化簡，從而獲得本源蘊涵項(prime implicant)集 合，然后再進行求解最小覆蓋。另一類則不必求出全部實質蘊涵項，而是直接構建函數的最 小覆蓋。在邏輯問題研究領域中，美國加里福尼亞大學伯克利分校的Brayton與日本九州 (Kyushu)大學的Sasao的研究是極具代表性的,而在邏輯優化領域中，日本的J. Butler和 Shinobu Nagayama、臺灣師大資訊工程研究所S. _S. Lin以及捷克斯洛伐克捷克科技大學 的Petr Fiser的研究頗多。而在國內，中科院、清華大學、北京大學、浙江大學、上海交通大 學、復旦大學、北京理工大學等著名高校的專家、學者也在邏輯設計自動化方面進行了大量 的應用與研究，并且取得了引人注目的成果，從而在理論和應用方面推動了我國集成電路 設計、加工和制造事業的發展。1952年Quine-McCluskey首次提出了最小化布爾函數的方法一Q-M法，其在功能 上等同卡諾圖法，但是該方法是根據真值表逐層逐項地比較并合并的表格法化簡，這樣可 以有效地利用計算機處理問題。當邏輯變量變多時，最小項的數目也急劇增加，則需占用的 內存就變多，朱幼蓮提出用星積運算求質蘊涵素項，而用選擇極值法求最小覆蓋的方法，通 過采用靈活的數據結構來重新組合化簡步驟，進而大大節省存儲空間，加快邏輯化簡的速 度。王忠林則介紹了一種可以化簡復雜邏輯函數的方法——列表法，該方法是利用邏輯函 數的最小項對相鄰最小項進行合并，消去多余的變量因子，從而得到邏輯函數的最簡式。管 致錦提出的適合大變量邏輯函數最佳覆蓋的改進Beister算法，是針對對最小列覆蓋算法 的相關規則，優先考慮含有效I多的列和含I較少的行。基于變換化簡法，呂宗偉給出了一 種改進的適用于局部邏輯網絡優化的多級邏輯優化算法，該算法通過計算邏輯網絡中門或 連線處的無關項，迅速地獲得最大允許函數集合，從而降低計算時間，并提高原算法的適用 性。管致錦等人提出一種新的本源蘊涵項的生成算法，生成過程中遵循“最小孤立點優先” 的原則，僅產生本源項子集來形成覆蓋，使冗余項減少，從而有效地提高運算速度。在分析 多輸出邏輯函數最小化覆蓋選拔算法的基礎上，葉靜提出了針對大規模邏輯函數優化的改進選拔算法，此算法利用相交迭代的思想，而大大提高處理速度，同時利用局部搜索的思想 解決分支處理時內存占用率高、處理時間長等問題。而并行處理算法經過這么多年的發展，雖然各式各樣、各有側重的研究，大致可以 分為數值計算和非數值計算兩個方面。數值計算主要研究的是矩陣與多項式運算、矩陣特 征值問題計算、線性與非線性方程組求解、微分方程數值解、最優化問題等基本數學問題。 而非數值計算主要研究排序、選擇、優化判定、電路設計、計算機輔助設計、神經計算、智能 計算等，以及他們的實際應用氣而近些年來，并行處理的研究更強調在應用領域上的并行 算法的研究[3]。在并行算法中，由于任務間的劃分、分配與求解問題的規模和處理機的結 構密切相關，因此在并行處理中能尋求到一個合理任務的分配方法將會使并行計算更有效 地發揮，提高處理速度。而在國內外對于任務的調度分配算法的研究有很多。Min-min和 Max-min算法是最為經典的任務調度算法，另外基于網格的任務調度算法還包括先出調度 算法、遺傳算法、神經網絡算法等。S. Dutta提出了一種來計算一個存儲單元的最佳存儲調 度方法，該算法最大限度地減少總的預期偏差。ffushou Sliamu提出了循環選擇執行A-MM 策略，即網格任務自適應調度策略(Adaptive Min-Min and Max-Min)。當調度的任務大小 差不多時，調度系統選擇Min-Min算法處理，反之則用Max-Min算法處理，該算法可提高在 時間跨度等方面的性能。Etminan1. K.和Naghibzadeh. M.綜合了 Min-Min算法和Max-Min 算法的優點，形成了一種選擇算法，當剩余任務中長任務多于短任務時，選擇Min-Min算 法，反之選擇Max-Min算法調度，循環執行。郭創提出了基于“排序”的S-M-M算法按照每 個獨立任務在網格系統中的計算機上的平均執行時間，對任務進行降序排序，分成相等的 幾段，在段內采用Min-Min進行調度，從而避免過多的小任務先被集中調度到性能較好的 計算機造成的性能較差的計算資源閑置的情況。蔣瀚洋等人提出了基于任務優先級的QoS guided Minnin算法,并通過仿真實驗與Minnin算法、QoS guided Minnin算法進行分 析比較，得到該算法更優，但是保留了對負載均衡問題的進一步提高。陳麗軍提出的MMPRI 算法，其考慮了異構環境執行時間的差異、任務所屬用戶的優先級、任務執行時間，而此算 法有利于得到全部任務的最早完成時間的最小值。曾艷提出的主從式任務調度算法是利用 求連通分量的方法把所有的任務劃分成若干個組，再利用隊列按組的形式將任務動態地分 配給空閑從進程，這樣在一定程度上能達到負載均衡、優化問題求解時間的目的。
技術實現思路
本專利技術的目的在于提供一種可根據集成電路邏輯函數的蘊涵項的項數和蘊涵項 之間的關聯度而設計的可提高集成電路邏輯優化的處理效率的。本專利技術的技術解決方案是一種，其特征是包括(I)并行處理在邏輯優化中所處的位置將多輸入輸出邏輯矩陣劃分成多個多輸 入單輸出邏輯矩陣，然后將這些多輸入單輸出邏輯調度到處理結點上進行優化處理；(2)所述優化處理是結合了邏輯優化過程中邏輯的規模和邏輯中各蘊涵項之間可 以合并的幾率，從而形成的并行處理調度算法；在邏輯優化并行處理的調度過程中進行分 段，并在每個段內遵循優先調度處理時間較長的邏輯；具體的步驟如下(a)對于劃分過的多輸入多輸出邏輯，先考慮邏輯規模的影響對多個邏輯進行處理，也就是根據各個多輸入單輸出邏輯的規模，即多輸入單輸出邏輯中蘊涵項的數量nmv 對這些多輸入單輸出邏輯進行分組；(b)然后從規模較大的邏輯組到規模小的邏輯組分別進行處理；在各個邏輯組中，都是按照每個邏輯的各蘊涵項之間的關聯度從大到小進行調度，關聯度利用公式本文檔來自技高網...

【技術保護點】
一種集成電路邏輯優化并行處理方法，其特征是：包括：（1）并行處理在邏輯優化中所處的位置：將多輸入輸出邏輯矩陣劃分成多個多輸入單輸出邏輯矩陣，然后將這些多輸入單輸出邏輯調度到處理結點上進行優化處理；（2）所述優化處理是結合了邏輯優化過程中邏輯的規模和邏輯中各蘊涵項之間可以合并的幾率，從而形成的并行處理調度算法；在邏輯優化并行處理的調度過程中進行分段，并在每個段內遵循優先調度處理時間較長的邏輯；具體的步驟如下：（a）對于劃分過的多輸入多輸出邏輯，先考慮邏輯規模的影響對多個邏輯進行處理，也就是根據各個多輸入單輸出邏輯的規模，即多輸入單輸出邏輯中蘊涵項的數量numi，對這些多輸入單輸出邏輯進行分組；（b）然后從規模較大的邏輯組到規模小的邏輯組分別進行處理；在各個邏輯組中，都是按照每個邏輯的各蘊涵項之間的關聯度從大到小進行調度，關聯度利用公式：judgei=Σj=1numi(cij-ki/numi)2/numi其中cij表示每個邏輯中每個蘊涵項與其他蘊涵項可以并的數量，ki是每個邏輯中cij的統計之和；（c）對于judgei相同的邏輯來說，進一步利用每個邏輯的可并規模和邏輯的規模之比，對比值大的先進行調度，即公式：judge2i=ki/mumi；（3）集成電路邏輯優化并行處理中的分配策略：根據處理結點資源的預期等待時間的長短，將邏輯優先調度分配到預期最先處于等待狀態的處理結點資源上，也可以說是在負載均衡的基礎上分配到完成代價最優的處理結點資源上，有表達式：Cp=αRcp+βDTcp+γQoScpExtp=Extp+Cp其中Cp為該邏輯在處理結點p上的預期處理代價，α、β、γ分別為該邏輯在處理結點p上的資源代價Rcp、數據遷移代價DTcp和服務質量代價QoScp的權值，Extp為處理結點的預期完成時間，也就是處理結點預期處于等待狀態的時間。...

【技術特征摘要】
1.一種集成電路邏輯優化并行處理方法，其特征是包括 (1)并行處理在邏輯優化中所處的位置將多輸入輸出邏輯矩陣劃分成多個多輸入單輸出邏輯矩陣，然后將這些多輸入單輸出邏輯調度到處理結點上進行優化處理； (2)所述優化處理是結合了邏輯優化過程中邏輯的規模和邏輯中各蘊涵項之間可以合并的幾率，從而形成的并行處理調度算法；在邏輯優化并行處理的調度過程中進行分段，并在每個段內遵循優...

【專利技術屬性】
技術研發人員：邱建林，陳建平，顧翔，陳莉，潘陽，楊娜，
申請(專利權)人：南通大學，
類型：發明
國別省市：