一種芯片嵌入式堆疊圓片級封裝結構制造技術

本實用新型專利技術涉及一種芯片嵌入式堆疊圓片級封裝結構，屬于半導體芯片封裝技術領域。它包括IC芯片Ⅰ（1）、IC芯片Ⅱ（2）、金屬微結構（3）、高密度布線層（4）、硅腔體（5）、填充料（6）、保護層（7）、金屬柱（8）和焊球凸點（9），所述芯片I（1）與芯片II（2）面對面設置在高密度布線層（4）的上下側，所述芯片（1）扣置于型腔（51）內并與高密度布線層（4）鍵合，所述保護層（7）包覆IC芯片Ⅱ（2）和金屬柱（8），封裝體內電信號通過電極（43）和金屬柱（8）傳導至封裝體外。本實用新型專利技術的封裝成本低、封裝結構支撐強度高、封裝良率高、實現多個芯片在三維空間面對面疊加排布，適用于半導體的薄型封裝。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種芯片嵌入式堆疊圓片級封裝結構，屬于半導體芯片封裝

技術介紹
在當前的半導體行業中，電子封裝已經成為行業發展的一個重要方面。幾十年的封裝技術的發展，使高密度、小尺寸的封裝要求成為封裝的主流方向。隨著電子產品向更薄、更輕、更高引腳密度、更低成本方面發展，采用單顆芯片封裝技術已經逐漸無法滿足產業需求，一種新的封裝技術——圓片級封裝技術的出現為封裝行業向低成本封裝發展提供了契機。傳統多芯片封裝技術中，芯片與芯片之間的對話通過基板實現，即芯片信號傳輸必須在基板上傳輸一圈才能到達另外的一個芯片，甚至需要到印刷電路板上傳輸才能實現信號的交流，這大大損失了信號的傳輸速度和增加了封裝模塊的功率消耗，與提倡綠色能源的現代社會理念矛盾。多芯片圓片級封裝方法，其將多個芯片通過重構圓片和圓片級再布線的方式，實現多芯片結構封裝，最終切割成單顆封裝體。但其仍存在如下不足I)、目前的圓片級封裝多采用單芯片，實現的芯片數量和封裝體功能受到限制；2)、目前的扇出型圓片級封裝中，芯片外面包覆塑封料，塑封料為環氧類樹脂材料，其強度偏低，使封裝結構的支撐強度不夠，在薄型封裝中難以應用；3)、目前的扇出型圓片級封裝中，由于重構晶圓熱膨脹系數較硅片大很多，封裝工藝過程中產品翹曲 較大，設備可加工能力較低，產品封裝良率損失較大；4)、目前的扇出型圓片級封裝中，為滿足低的熱膨脹系數，所使用的塑封料如環氧類樹脂材料較為昂貴，不利于產品的低成本化。
技術實現思路
本技術的目的在于克服上述不足，提供一種封裝成本低、封裝結構支撐強度高、封裝良率高、實現多個芯片在三維空間面對面疊加排布、適用于半導體的薄型封裝的圓片級封裝結構。本技術的目的是這樣實現的一種芯片嵌入式堆疊圓片級封裝結構，它包括帶有芯片電極I的IC芯片1、帶有芯片電極II的IC芯片I1、金屬微結構、高密度布線層、硅腔體和焊球凸點，所述金屬微結構包括金屬微柱和設置在金屬微柱頂部的金屬微凸點，所述高密度布線層包括介電層和設置在介電層內部的再布線金屬走線，所述硅腔體的正面設有型腔。所述再布線金屬走線的上下端設置有金屬電極，所述金屬電極包括金屬電極1、金屬電極II和金屬電極III，所述金屬電極I設置在再布線金屬走線的上端，金屬電極II和金屬電極III設置在再布線金屬走線的下端；所述硅腔體設置在高密度布線層的上表面，所述IC芯片I正面朝向高密度布線層設置在型腔內，所述IC芯片I的芯片電極I通過金屬微結構與金屬電極I的上端面連接，所述IC芯片II設置在高密度布線層的下表面，芯片電極II通過金屬微結構與金屬電極II的下端面連接，所述金屬電極III的下端面設置金屬柱；所述高密度布線層的背面設置保護層，所述保護層包覆IC芯片II和金屬柱，保護層的下表面設置焊球凸點端之金屬電極，所述焊球凸點端之金屬電極與金屬電極III通過金屬柱連接，所述焊球凸點與焊球凸點端之金屬電極的下端面連接。所述芯片I與芯片II面對面設置在高密度布線層的上下側。所述硅腔體與高密度布線層之間設有鍵合層，硅腔體與高密度布線層通過鍵合層連接。所述金屬柱的高度高于芯片II的高度。所述金屬電極III和金屬柱設置在IC芯片II的外圍，金屬電極III和金屬柱均成陣列排布。所述封裝結構還包括填充料。所述填充料設置在金屬微結構與金 屬微結構之間以及金屬微結構的外圍空間。本技術的有益效果是本技術的特點是將多個芯片在三維空間實現多個芯片的面對面的疊加排布，最大限度的減小了信號傳輸的路線，同時降低了封裝體積。在芯片的外層不僅包覆有由包封樹脂形成的包封料層，而且還有一帶有型腔的硅腔體，包覆有包封樹脂的芯片扣置在型腔內，質地堅硬的硅腔體給多芯片結構一牢固的支撐，有利于圓片級封裝中的薄型封裝的推進。硅腔體取代原有結構的包封樹脂，克服了傳統圓片級多芯片封裝結構在封裝工藝中由于重構圓片產生的翹曲，提高了產品的良率。同時，低熱膨脹系數的硅取代較為昂貴的包封樹脂，有利于降低產品生產成本，適合現代產業的發展需求。附圖說明圖1為本技術一種芯片嵌入式堆疊圓片級封裝結構的示意圖。圖2 圖25為本技術一種芯片嵌入式堆疊圓片級封裝方法的示意圖。圖中載體圓片TlIC 芯片 I IIC 圓片 AlOl芯片電極I 11IC 芯片 II 2IC 圓片 B102芯片電極II 21金屬微結構3金屬柱31金屬微凸點32高密度布線層4介電層41再布線金屬走線42金屬電極43金屬電極I 431金屬電極II 432金屬電極III 433硅圓片T2硅腔體5型腔51包封料層52鍵合層53填充料6 保護層7盲孔71金屬柱8焊球凸點9焊球凸點端之金屬電極91。具體實施方式參見圖1，本技術一種芯片嵌入式堆疊圓片級封裝結構，所述封裝結構包括帶有芯片電極I 11的IC芯片I1、帶有芯片電極II 21的IC芯片II 2、金屬微結構3、高密度布線層4、硅腔體5、填充料6、保護層7、金屬柱8和焊球凸點9。所述金屬微結構3包括金屬微柱31和設置在金屬微柱31頂部的金屬微凸點32。所述高密度布線層4包括介電層41和設置在介電層41內部的再布線金屬走線42。所述硅腔體5的正面設有梯形型腔51。所述再布線金屬走線42的上下端設置有金屬電極43，所述金屬電極43包括金屬電極I 431、金屬電極II 432和金屬電極III 433，所述金屬電極I 431設置在再布線金屬走線42的上端，金屬電極II 432和金屬電極III 433設置在再布線金屬走線42的下端；所述硅腔體5設置在高密度布線層4的上表面，所述硅腔體5與高密度布線層4之間設有鍵合層53，硅腔體5與高密度布線層4通過鍵合層53連接。所述IC芯片I I正面朝向高密度布線層4設置在型腔51內，所述IC芯片I I的芯片電極I 11通過金屬微結構3與金屬電極I 431的上端面連接；所述IC芯片II 2設置在高密度布線層4的下表面，芯片電極II 21通過金屬微結構3與金屬電極II 432的下端面連接。所述金屬微結構3與金屬微結構3之間以及金屬微結構3的外圍空間填滿填充料6。從而形成芯片Il與芯片112面對面設置在高密度布線層4的上下側的芯片嵌入式堆疊結構，硅腔體5為芯片嵌入式堆疊圓片級封裝結構的支撐體。所述金屬電極III 433的下端面設置金屬柱8。所述金屬電極III 433和金屬柱8設置在IC芯片II 2的外圍，金屬電極III 433和金屬柱8均成陣列排布。所述金屬柱8的材質為銅，其高度高于芯片112的高度。所述高密度布線層4的背面設置保護層7，所述保護層7為樹脂材料，其包覆IC芯片II 2和金屬柱8。保護層7的下表面設置焊球凸點端之金屬電極91，所述焊球凸點端之金屬電極91與金屬電極III 433通過金屬柱8連接，所述焊球凸點9與焊球凸點端之金屬電極91的下端面連接。本技術一種芯片嵌入式堆疊圓片級封裝結構的封裝方法，包括以下工藝過程:步驟一、準備載體圓片Tl。如圖2所示。步驟二、利用電鍍、化學鍍或濺射的方式在載體圓片Tl上實現介電層41及其內部的金屬電極I 431、單層或多層再布線金屬走線42、金屬電極II 432、金屬電極III 433，形成高密度布線層4。如圖3所示。步驟三、取帶有芯片電極11的IC圓片A101。如圖4本文檔來自技高網...

【技術保護點】
一種芯片嵌入式堆疊圓片級封裝結構，所述封裝結構包括帶有芯片電極Ⅰ（11）的IC芯片Ⅰ（1）、帶有芯片電極Ⅱ（21）的IC芯片Ⅱ（2）、金屬微結構（3）、高密度布線層（4）、硅腔體（5）和焊球凸點（9），所述金屬微結構（3）包括金屬微柱（31）和設置在金屬微柱（31）頂部的金屬微凸點（32），所述高密度布線層（4）包括介電層（41）和設置在介電層（41）內部的再布線金屬走線（42），所述硅腔體（5）的正面設有型腔（51），其特征在于：所述再布線金屬走線（42）的上下端設置有金屬電極（43），所述金屬電極（43）包括金屬電極Ⅰ（431）、金屬電極Ⅱ（432）和金屬電極Ⅲ（433），所述金屬電極Ⅰ（431）設置在再布線金屬走線（42）的上端，金屬電極Ⅱ（432）和金屬電極Ⅲ（433）設置在再布線金屬走線（42）的下端；所述硅腔體（5）設置在高密度布線層（4）的上表面，所述IC芯片Ⅰ（1）正面朝向高密度布線層（4）設置在型腔（51）內，所述IC芯片Ⅰ（1）的芯片電極Ⅰ（11）通過金屬微結構（3）與金屬電極Ⅰ（431）的上端面連接，?所述IC芯片Ⅱ（2）設置在高密度布線層（4）的下表面，芯片電極Ⅱ（21）通過金屬微結構（3）與金屬電極Ⅱ（432）的下端面連接，所述金屬電極Ⅲ（433）的下端面設置金屬柱（8）；所述高密度布線層（4）的背面設置保護層（7），所述保護層（7）包覆IC芯片Ⅱ（2）和金屬柱（8），保護層（7）的下表面設置焊球凸點端之金屬電極（91），所述焊球凸點端之金屬電極（91）與金屬電極Ⅲ（433）通過金屬柱（8）連接，所述焊球凸點（9）與焊球凸點端之金屬電極（91）的下端面連接。...

【技術特征摘要】
1.一種芯片嵌入式堆疊圓片級封裝結構，所述封裝結構包括帶有芯片電極I (11)的IC芯片I (1)、帶有芯片電極II (21)的IC芯片II (2)、金屬微結構(3)、高密度布線層(4)、硅腔體(5)和焊球凸點(9)，所述金屬微結構(3)包括金屬微柱(31)和設置在金屬微柱(31)頂部的金屬微凸點(32)，所述高密度布線層(4)包括介電層(41)和設置在介電層(41)內部的再布線金屬走線(42 )，所述硅腔體(5 )的正面設有型腔(51)， 其特征在于所述再布線金屬走線(42)的上下端設置有金屬電極(43)，所述金屬電極(43)包括金屬電極I (431)、金屬電極II (432)和金屬電極111(433),所述金屬電極I (431)設置在再布線金屬走線(42)的上端，金屬電極II (432)和金屬電極III (433)設置在再布線金屬走線(42)的下端； 所述硅腔體(5)設置在高密度布線層(4)的上表面，所述IC芯片I (1)正面朝向高密度布線層(4)設置在型腔(51)內，所述IC芯片I (I)的芯片電極I (11)通過金屬微結構(3)與金屬電極I (431)的上端面連接， 所述IC芯片II (2)設置在高密度布線層(4)的下表面，芯片電極II (21)通過金屬微結構(3 )與金屬電極II (432 )的下端面連接，所述金屬電極III (433 )的下端面設置金屬柱(8 ); 所述...

【專利技術屬性】
技術研發人員：張黎，賴志明，陳棟，陳錦輝，徐虹，
申請(專利權)人：江陰長電先進封裝有限公司，
類型：實用新型
國別省市：