電源恢復電壓探測器制造技術

本實用新型專利技術公開了一種電源恢復電壓探測器，涉及集成電路技術領域，包括：輸入電路、電容耦合電壓產生電路、脈沖產生電路、感應放大器及RS觸發器。本實用新型專利技術的電源恢復電壓探測器能夠準確地探測內部電源的電壓到達較高的電壓值。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及集成電路
，特別涉及一種電源恢復電壓探測器。
技術介紹
為降低電路的靜態功耗，現今的集成電路中已大量采用了電源閘控技木。采用電源閘控能夠降低內部電路靜態功耗的原因為當閘控MOSFET被關閉時，受電源閘控管控的內部電路的電壓將會低于外部電源電壓，從而靜態電流將會降低。然而，當電源閘控由關閉變為開啟時，電路隨即進入電源恢復狀態，外部電源將對內部電路電源進行充電(PowerRecovery),以使得內部電路的電壓恢復到能夠使電路正常工作的水平。在這一充電過程中，外部電源將會消耗大量的電荷，若電荷的消耗速度過快就會有電源噪聲產生，這個電源噪聲將會對未受電源閘控管控的電路造成影響。為盡量減小外部電源對內部電源充電時產生的電源噪聲，通常做法為將電源閘控MOSFET分為兩個ー個尺寸較小驅動能力較弱的MOSFET做電源恢復之用；另ー個尺寸較大的驅動能力較強的MOSFET做電路工作時供電之用。其電路原理如圖1所示，圖2為電源恢復時的控制時序。圖1中的MPO為尺寸較小驅動能力較弱的M0SFET，其柵端受信號“Power_Down”控制；MP1為尺寸較大驅動能力較強的M0SFET，其柵端受信號“Weak_P0Wer”控制。當電路進入電源恢復狀態時，信號“PoWer_DoWn”首先變為邏輯“0”，MPO開啟，電源Vdd通過MPO對內部電源(Internal_Power)進行充電。當內部電源被充高到一定程度，比如95%Vdd,此時信號“ Weak_PoWer”變為邏輯“0”，雖然之后內部電源的充電速度會加快，但由于此前已經恢復到了一個較高的電壓，之后的快速充電只會消耗很少量的電荷，外部電源不會有電源噪聲產生。由以上描述可知，沒有電源噪聲產生的前提為當內部電源上升到足夠高時信號“Weak_PoWer”才能夠被拉低，否則電源噪聲很難避免。電源恢復電路設計的難點即為如何設計出ー種既簡單又有足夠精度的內部電壓探測電路，保證如圖1所示的電路中的控制信號“Weak_P0Wer ”只有在電壓上升到足夠高時才由高變為低。傳統上電源電壓恢復時的內部電壓探測電路采用施密特觸發器(SchmittTrigger)組成，其具體實現具有兩種方式，分別如圖3和圖4所示。圖3與圖4電路的區別為圖3的第一級為反相器，第二級為施密特觸發器，信號“P0Wer_D0Wn”作為第一級反相器的輸入且反相器的電源為內部電源(InternalPower)，當“PoweiDown”為邏輯“0”且內部電源電壓足夠高時，施密特觸發器才會被翻轉從而將信號“ Weak_PoWer”拉為低電壓；圖4的第一級為施密特觸發器且其電源為內部電源，第二級為反相器，反相器以外部電源Vdd作為電源，與圖3電路相同，“P0Wer_D0Wn”變為“0”后內部電源只有升高到足夠高度才能將反相器翻轉將“Weak_PoWer”變為“O”。上述圖3和圖4所示的現有的內部電壓探測電路存在如下缺陷1、施密特觸發器的探測電壓難以達到期望的數值，例如一般希望探測電壓在90%Vdd以上，但在深亞微米エ藝中，施密特觸發器翻轉電壓至多只能達到大約80%Vdd。2、施密特觸發器的探測電壓隨半導體エ藝、溫度、電源電壓的變化會產生較大的偏差，其原因為施密特觸發器的翻轉電壓與MOSFET的閾值電壓Vt密切相關，而眾所周知，Vt是ー個與エ藝、溫度、電壓十分相關的參數。因此，施密特觸發器無法準確地探測內部電源的電壓到達較高的電壓值。名詞解釋電源閘控(Power Gating或Power Switch):為降低芯片的靜態功耗,芯片內部分或全部電路的電源或地通過ー個通常由MOSFET構成的開關控制起來。當芯片處于工作狀態時，這個開關開啟，外部電源對芯片內電路正常供電；當芯片處于非工作狀態時，可以將這個開關全部或部分關閉，這樣芯片內部電路與外部電源的聯系減弱或完全斷絕，從而達到降低靜態功耗的目的。電源噪聲(Power Noise):由于某種原因造成的電源電壓的抖動。當這種抖動過大時，有可能造成集 成電路的錯誤動作或失效。施密特觸發器(Schmitt Trigger): —種邏輯功能與反相器類似的電路，當輸入為0吋，輸出為I ;當輸入為I吋，輸出為O。但其與反相器的不同之處在于反相器的翻轉不論是由I到0的翻轉還是由0到I的翻轉均發生在輸入電壓大約等于電源電壓的1/2吋，而施密特觸發器由0到I的翻轉發生在輸入降低到非常接近0電壓吋，由I到0的翻轉卻發生在輸入上升到非常接近電源電壓Vdd吋。
技術實現思路
(一)要解決的技術問題本技術要解決的技術問題是如何準確地探測內部電源的電壓到達較高的電壓值。(ニ)技術方案為解決上述技術問題，本技術提供了一種電源恢復電壓探測器，包括輸入電路、電容耦合電壓產生電路、脈沖產生電路、感應放大器及RS觸發器；所述輸入電路用于將外部電源信號傳輸至所述電容耦合電壓產生電路，所述電容耦合電壓產生電路用于將所述外部電源信號轉換成電容耦合電壓信號，并將所述電容耦合電壓信號分別傳輸至脈沖產生電路及所述感應放大器的第一輸入端，所述脈沖產生電路用于根據所述電容耦合電壓信號產生脈沖信號，并將所述脈沖信號傳輸至所述感應放大器的啟動端，所述感應放大器的第ニ輸入端連接內部電源，輸出端Q和QB分別連接所述RS觸發器的兩個輸入端，所述外部電源信號通過第一反相器連接所述RS觸發器的一個輸入端，所述RS觸發器輸出信號反饋連接至所述輸入電路，并通過第二反相器輸出。其中，所述輸入電路包括第三反相器和三輸入的或非門，時鐘信號通過所述第三反相器連接至所述三輸入的或非門的第一輸入端，所述三輸入的或非門的第二輸入端連接所述外部電源信號，第三輸入端連接所述RS觸發器的輸出端，所述三輸入的或非門的輸出端連接所述電容耦合電壓產生電路。其中，所述電容耦合電壓產生電路包括第四反相器、第一NMOS管、第二NMOS管和PMOS管，所述第一 NMOS管的柵極和第二 NMOS管的柵極均連接所述PMOS管的漏扱，且連接至所述感應放大器的第一輸入端，所述PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 NMOS管的源漏極連接，且與所述脈沖產生電路連接，第二 NMOS管的源漏極接地。其中，所述電容耦合電壓產生電路包括第四反相器、第一PMOS管、第二PMOS管和第三PMOS管，所述第一 PMOS管的源漏極和第二 PMOS管的源漏極均連接所述第三PMOS管的漏極，且連接至所述感應放大器的第一輸入端，所述第三PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述第三PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 PMOS管的柵極連接，且與所述脈沖產生電路連接，第二 PMOS管的柵極接地。其中，所述脈沖產生電路包括第五反相器、第六反相器、第七反相器和與非門，所述第五反相器、第六反相器和第七反相器依次連接，第七反相器的輸出端連接所述與非門的第一輸入端，所述第五反相器的輸入端和所述與非門的第二輸入端連接所述電容稱合電壓產生電路，所述與非門的輸出端連接所述感應放大器的啟動端。其中，所述第五反相器的輸入端和所述與非門的第二輸入端通過若干延時反本文檔來自技高網...

【技術保護點】
一種電源恢復電壓探測器，其特征在于，包括：輸入電路、電容耦合電壓產生電路、脈沖產生電路、感應放大器及RS觸發器；所述輸入電路用于將外部電源信號傳輸至所述電容耦合電壓產生電路，所述電容耦合電壓產生電路用于將所述外部電源信號轉換成電容耦合電壓信號，并將所述電容耦合電壓信號分別傳輸至脈沖產生電路及所述感應放大器的第一輸入端，所述脈沖產生電路用于根據所述電容耦合電壓信號產生脈沖信號，并將所述脈沖信號傳輸至所述感應放大器的啟動端，所述感應放大器的第二輸入端連接內部電源，輸出端Q和QB分別連接所述RS觸發器的兩個輸入端，所述外部電源信號通過第一反相器連接所述RS觸發器的一個輸入端，所述RS觸發器輸出信號反饋連接至所述輸入電路，并通過第二反相器輸出。

【技術特征摘要】
1.一種電源恢復電壓探測器，其特征在于，包括輸入電路、電容耦合電壓產生電路、脈沖產生電路、感應放大器及RS觸發器；所述入電路用于將外部電源信號傳輸至所述電容耦合電壓產生電路，所述電容耦合電壓產生電路用于將所述外部電源信號轉換成電容耦合電壓信號，并將所述電容耦合電壓信號分別傳輸至脈沖產生電路及所述感應放大器的第一輸入端，所述脈沖產生電路用于根據所述電容耦合電壓信號產生脈沖信號，并將所述脈沖信號傳輸至所述感應放大器的啟動端，所述感應放大器的第二輸入端連接內部電源，輸出端Q和QB分別連接所述RS觸發器的兩個輸入端，所述外部電源信號通過第一反相器連接所述RS觸發器的一個輸入端，所述RS觸發器輸出信號反饋連接至所述輸入電路，并通過第二反相器輸出。2.如權利要求1所述的電源恢復電壓探測器，其特征在于，所述輸入電路包括第三反相器和三輸入的或非門，時鐘信號通過所述第三反相器連接至所述三輸入的或非門的第一輸入端，所述三輸入的或非門的第二輸入端連接所述外部電源信號，第三輸入端連接所述RS觸發器的輸出端，所述三輸入的或非門的輸出端連接所述電容耦合電壓產生電路。3.如權利要求2所述的電源恢復電壓探測器，其特征在于，所述電容耦合電壓產生電路包括第四反相器、第一 NMOS管、第二 NMOS管和PMOS管，所述第一 NMOS管的柵極和第二NMOS管的柵極均連接所述PMOS管的漏極，且連接至所述感應放大器的第一輸入端，所述PMOS管的柵極和第四反相器的輸入端均連接所述三輸入的或非門的輸出端，所述PMOS管的源極連接外部電源，所述第四反相器的輸出端與第一 NMOS管的源漏極連接，且與所述脈沖產生電路連接，第二 NMOS管的源漏極接地。4.如權利要求2所述...

【專利技術屬性】
技術研發人員：王林，鄭堅斌，
申請(專利權)人：蘇州兆芯半導體科技有限公司，
類型：實用新型
國別省市：