封裝件及其制法制造技術

一種封裝件及其制法，通過在一基板的第一表面上接置一電子組件，再以形成于該基板第一表面上的封裝膠體包覆該電子組件，并使該半導體芯片電性連接至該第一表面上的多個第一電性接點。相比于現有技術，本發明專利技術的封裝件能夠避免基板翹曲現象的發生，且電子組件的布設與半導體芯片的尺寸設計也不會受到限制。

【技術實現步驟摘要】

本專利技術涉及一種封裝件及其制法，尤指一種球柵陣列的封裝件及其制法。
技術介紹
倒裝芯片球柵陣列(Flip Chip Ball Grid Array,簡稱FCBGA)半導體封裝件為一種具有倒裝芯片的球柵陣列的封裝結構，以使至少一半導體芯片的作用面(activesurface)可借由多個導電凸塊(bump)而電性連接至基板(substrate)的一表面上,并于該半導體芯片與基板之間填充底充材料(underfill)，以令該底充材料包覆于各該導電凸塊之間，而增強該等導電凸塊強度，并可支撐該半導體芯片的重量，同時于該基板的另一表面上植設多個可作為輸入/輸出(I/O)端的焊球(Solder Ball);此設計不但可大幅縮減封裝件體積，以使半導體芯片與基板的比例更趨接近，同時，也減去現有焊線(wire)設計，而可降低阻抗并提升電性，因此已成為新世代半導體芯片與電子組件的主流封裝技術。然而，前述的用于倒裝芯片球柵陣列半導體封裝件中的基板容易在倒裝芯片工藝進行導電凸塊焊接之前，因基板厚度過薄，導致有翹曲(warpage)現象，從而影響半導體芯片的導電凸塊與基板的有效接觸；此外，經回焊(reflow)工藝使導電凸塊焊接于基板后，基板的翹曲也將導致該等導電凸塊的裂損(crack)，造成電性接觸不良，而影響產品品質，且隨著封裝件的尺寸 越來越大，翹曲的問題也越來越嚴重。請參閱圖1A與圖1A’，其為現有例如第6,020, 221,7, 288,431與7,423, 331號美國專利的倒裝芯片球柵陣列半導體封裝件的剖視圖，其中，圖1A’為第IA的俯視圖。如圖1A與圖1A’所示，其通過先于基板10的一表面上黏置加固件(stiffener) 12，再于該基板10的表面上倒裝接置半導體芯片11，借由該加固件12以固持該基板10，且避免該基板10發生翹曲問題，以使該半導體芯片11得以平穩地倒裝接置于該基板10的表面上，并得于回焊工藝后，減少該基板10翹曲。然而，前述方式必須預留基板周圍空間來粘合加固件，使得基板上的可用面積減少，進而壓縮被動組件布局的空間，且導致半導體芯片的尺寸受到限制。因此，如何避免上述現有技術中的種種問題，以防止封裝件翹曲，且可彈性調整被動組件的布局及半導體芯片的尺寸，實已成為目前亟欲解決的課題。
技術實現思路
有鑒于上述現有技術的缺失，本專利技術提供一種封裝件，其包括具有相對的第一表面與第二表面的基板，且該第一表面上具有多個第一電性接點；接置于該第一表面上并與該基板電性連接的電子組件；形成于該第一表面上的封裝膠體，且包覆該電子組件；以及設置于該基板的第一表面上且電性連接至該第一電性接點的半導體芯片。本專利技術還提供一種封裝件的制法，其包括接置電子組件于一基板的第一表面上，其中，該第一表面上具有多個第一電性接點；于該第一表面上模壓形成包覆該電子組件的封裝膠體；以及接置一半導體芯片于該基板的第一表面上，并令該第一電性接點與半導體芯片電性連接。由上可知，因為本專利技術的封裝件通過先于基板上接置電子組件，再模壓形成包覆該電子組件的封裝膠體，該封裝膠體可增進整體結構的剛性，以減輕翹曲現象，且電子組件位于封裝膠體中，而不影響電子組件的布局空間，也不會讓半導體芯片的尺寸受到限制，以使電子組件的布局與半導體芯片的尺寸設計更具有彈性；此外，該封裝膠體的材質為高分子材料，因而可輕易調整其熱膨脹系數(CTE)來因應各種不同封裝件的翹曲問題。附圖說明圖1A與圖1A’為現有的倒裝芯片球柵陣列半導體封裝件的剖視圖，其中，圖1A’為IA的俯視圖。圖2A至圖2D為本專利技術的封裝件及其制法的剖視圖，其中，圖2D’ -1、圖2D’ _2與圖2D’-3為圖2D的俯視圖的不同實施例。主要組件符號說明10 基板11，24半導體芯片12加固件20 基板 20a 第一表面20b 第二表面21a第一電性接點21b第二電性接點22電子組件23封裝膠體230 中心開口231環形體232條形體25底充材料26 焊球。具體實施例方式以下借由特定的具體實施例說明本專利技術的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本專利技術的其它優點及功效。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本專利技術可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本專利技術所能產生的功效及所能達成的目的下，均應仍落在本專利技術所揭示的
技術實現思路
得能涵蓋的范圍內。同時，本說明書中所引用的如“上”、“中心”及“一”等的用語，也僅為便于敘述的明了，而非用以限定本專利技術可實施的范圍，其相對關系的改變或調整，在無實質變更
技術實現思路
下，當也視為本專利技術可實施的范疇。請參閱圖2A至圖2D，其為本專利技術的封裝件及其制法的剖視圖，其中，圖2D’ -1、圖2D’ -2與圖2D’ -3為圖2D的俯視圖的不同實施例。首先，如圖2A所不,提供一具有相對的第一表面20a與第二表面20b的基板20,該第一表面20a與第二表面20b上分別具有多個第一電性接點21a與多個第二電性接點21b，并利用表面粘著技術(surface mount technology,簡稱SMT)于該第一表面20a上接置例如被動組件的電子組件22。如圖2B所示，于該第一表面20a上模壓(molding)形成包覆該電子組件22的封裝膠體(encapsulant) 23。如圖2C所示，于該等第一電性接點21a上電性連接半導體芯片24，于本實施例中，該半導體芯片24倒裝接置于該等第一電性接點21a上，但不以此為限。如圖2D所示，于該半導體芯片24與第一表面20a之間填入底充材料25，并可于各該第二電性接點21b上接置有焊球26或焊針。由圖2D’ -1、圖2D’ -2與圖2D’ -3可知，該封裝膠體23構成至少一具有中心開口230的環形體231，且該半導體芯片24位于該中心開口 230中。例如，該封裝膠體23包括一具有中心開口 230的環形體231，且該中心開口 230呈矩形，如圖2D’-1所示；或者，該封裝膠體23包括一具有中心開口 230的環形體231，且該中心開口 230呈八角形，如圖2D’-2所示；或者，該封裝膠體23構成多個該環形體231，各該環形體231的中心開口 230呈矩形，并構成連接該等環形體231的條形體232，如圖2D’-3所示。此外，該環形體231可為連續或分段的形式。根據前述的制法，本專利技術還揭露一種封裝件，其包括基板20，具有相對的第一表面20a與第二表面20b，且該第一表面20a上具有多個第一電性接點21a;電子組件22，接置于該第一表面20a上；封 裝膠體23，形成于該第一表面20a上，且包覆該電子組件22 ;以及半導體芯片24，電性連接至該等第一電性接點21a。于前述的封裝件中，該第二表面20b上并可具有多個第二電性接點21b，且于各該第二電性接點21b上可接置有焊球26或焊針。于本實施例的封裝件中，該半導體芯片24可倒裝接置于該等第一電性接點21a上，并于該半導體芯片24與第一表面20a之間可填入有底充材料25。依上述的封裝件中，該封裝膠體23構成至少一具有中心開口 230的環形體231，且該半導體芯片24位于該中心本文檔來自技高網...

【技術保護點】
一種封裝件，其包括：基板，其具有相對的第一表面與第二表面，且該第一表面上具有多個第一電性接點；電子組件，其接置于該第一表面上并與該基板電性連接；封裝膠體，其形成于該第一表面上，且包覆該電子組件；以及半導體芯片，其設置于該基板的第一表面上且電性連接至該第一電性接點。

【技術特征摘要】
2011.10.13 TW 1001371171.一種封裝件，其包括 基板，其具有相對的第一表面與第二表面，且該第一表面上具有多個第一電性接點； 電子組件，其接置于該第一表面上并與該基板電性連接； 封裝膠體，其形成于該第一表面上，且包覆該電子組件；以及 半導體芯片，其設置于該基板的第一表面上且電性連接至該第一電性接點。2.根據權利要求1所述的封裝件，其特征在于，該第二表面上并具有多個第二電性接點，且于各該第二電性接點上接置有焊球或焊針。3.根據權利要求1所述的封裝件，其特征在于，該半導體芯片倒裝接置于該等第一電性接點上，且該半導體芯片與第一表面之間充填有底充材料。4.根據權利要求1所述的封裝件，其特征在于，該封裝膠體由至少一具有中心開口的環形體所構成，且該半導體芯片位于該中心開口中。5.根據權利要求4所述的封裝件，其特征在于，該封裝膠體由多個該環形體以及連接該等環形體的條形體所構成。6.根據權利要求4所述的封裝件，其特征在于，該中心開口呈矩形或八角形。7.根據權利要求1所述的封裝件，其特征在于，該電子組件為被動組件。8.根據權利要求1所述的封裝件，其特征在于，該封裝膠體形成...

【專利技術屬性】
技術研發人員：曾文聰，胡延章，邱啟新，邱世冠，
申請(專利權)人：矽品精密工業股份有限公司，
類型：發明
國別省市：