具有雙金屬柵的CMOS器件及其制造方法技術

本發明專利技術涉及具有雙金屬柵的CMOS器件及其制造方法。該器件包括：半導體襯底；包括第一柵堆疊的第一類型MOS器件和導電類型相反的、包括第二柵堆疊的第二類型MOS器件，所述第一類型MOS器件和第二類型MOS器件形成在襯底上；其中所述第一柵堆疊由第一柵絕緣層和在所述第一柵絕緣層上形成的、適用于第一類型MOS器件的第一功函數調節層以及被所述第一功函數調節層從底部和側面圍繞的第一填充金屬層構成，并且所述第二柵堆疊由第二柵絕緣層和在所述第二柵絕緣層上形成的、適用于第二類型MOS器件的第二功函數調節層以及被所述第二功函數調節層從底部和側面圍繞的第二填充金屬構成。

【技術實現步驟摘要】

本專利技術涉及半導體領域，更具體地涉及一種具有雙金屬柵的CMOS器件及其制造方法。
技術介紹
從45nm CMOS集成電路工藝起，隨著器件特征尺寸的不斷縮小，為抑制短溝道效應，柵絕緣介質層的有效氧化層厚度(EOT)必需同步減少，然而超薄的常規氧化層或氮化氧化層產生嚴重的柵漏電，因此poly-Si/SiON體系不再適用。高K材料的界面與內部極化電荷導致器件的閾值調節困難，poly-Si與高K結合產生的費米能級釘扎效應不能適用于MOS器件的閾值調節，所以柵電極必需應用不同金屬材料來調節器件閾值。對于不同MOS器件的閾值調節，比如NMOS與PMOS器件需要不同功函數的金屬電極。可采用單一金屬后工藝調節方法，然而調節范圍有限；最優工藝方法是采用不同金屬材料的柵電極，NMOS需要導帶金屬，PMOS需要價帶金屬。圖1-6示出了在CMOS集成工藝的現有技術中PMOS與NMOS集成具有不同功函數的金屬材料的步驟所形成的器件結構的橫截面圖。以常規工藝提供如圖1所示的初始結構10。初始結構10包括半導體襯底100，在該半導體襯底中形成的PMOS器件和NMOS器件。其中PMOS器件和NMOS器件包括各自的溝道，在溝道上方形成的柵堆疊(分別包括由氧化物、氮氧化物或者高K介電材料形成的柵絕緣層105AU05B ;犧牲柵110AU10B)，圍繞柵堆疊的側墻，在側墻下方的源漏極延伸區，形成在側墻兩側的源/漏極(S/D)，形成在源/漏極上的硅化物接觸(未示出)以及側墻兩側的層間介電層115。另外，各MOS器件還可以用隔離區彼此隔開，隔離區例如是溝槽隔離(STI)或場隔離區，隔離區材料可以是具有應力的材料或無應力的材料。去除犧牲柵110A、110B。在優選實施例中，由于上述去除工藝可能對下面的柵絕緣層造成損傷，同時去除柵絕緣層105AU05B并重新制作柵絕緣層105AU05B。隨后沉積NMOS功函數調節層120，如圖2所示。其中去除犧牲柵的方法包括但不限于刻蝕工藝。沉積工藝包括但不限于化學氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應濺射、化學溶液沉積或其他類似沉積工藝，還可以利用任何上述工藝的組合而形成。另外，在本實施例中，先沉積NMOS功函數調節層，但本領域技術人員認識到的那樣，也可以先沉積PMOS功函數調節層。利用掩膜，去除PMOS器件上的NMOS功函數調節層120，接著沉積PMOS功函數調節層125，如圖3所示。其中去除NMOS功函數調節層的方法包括但不限于刻蝕工藝。沉積工藝包括但不限于化學氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應濺射、化學溶液沉積或其他類似沉積工藝，還可以利用任何上述工藝的組合而形成。此時，NMOS功函數調節層120上存在PMOS功函數調節層125。沉積填充金屬層130，如圖4所示。沉積工藝包括但不限于化學氣相沉積(CVD)、等離子輔助CVD、原子層沉積(ALD)、蒸鍍、反應濺射、化學溶液沉積或其他類似沉積工藝，還可以利用任何上述工藝的組合而形成。平坦化所述填充金屬層130、PM0S功函數調節層125以及NMOS功函數調節層120，直到與層間介電層115表面齊平,如圖5所不。接著，經過其他公知的步驟，例如在源/漏極以及柵堆疊頂面形成另一層間介電層135以用于接觸，形成金屬接觸140從而形成如圖6所示的MOS器件。在任何情況下，為了不模糊本專利技術的本質，本領域技術人員可參照其他公開文獻和專利來了解這些步驟的細節。在上述常規工藝中，去除PMOS器件上的NMOS功函數調節層的步驟易造成對PMOS器件的柵絕緣層105A的損傷。雖然可以加入刻蝕阻擋層，但這會造成工藝復雜度提高，以及金屬柵調節器件閾值能力的削弱。另外，在NMOS器件中，在后沉積的PMOS功函數調節層125沉積在NMOS功函數調節層120上，對NMOS器件的閾值調節有負面影響。考慮到上述原因，對于CMOS器件仍然需要一種新的制造方法以及器件，其能夠克服上面所述的損傷和負面影響。
技術實現思路
本專利技術一方面提供一種具有雙金屬柵的CMOS器件,包括:半導體襯底；形成在襯底上的第一類型MOS器件和導電類型相反的第二類型MOS器件，其中所述第一類型MOS器件和第二類型MOS器件分別包括:第一溝道和第二溝道；形成在第一溝道上的第一柵堆疊以及形成在第二溝道上的第二柵堆疊；圍繞第一柵堆疊的第一側墻以及圍繞第二柵堆疊的第二側墻；以及形成在第一側墻兩側的第一源/漏極以及形成在第二側墻兩側的第二源/漏極；其中所述第一柵堆疊由第一柵絕緣層和在所述第一柵絕緣層上形成的、適用于第一類型MOS器件的第一功函數調節層以及被所述第一功函數調節層從底部和側面圍繞的第一填充金屬構成，并且所述第二柵堆疊由第二柵絕緣層和在所述第二柵絕緣層上形成的、適用于第二類型MOS器件的第二功函數調節層以及被所述第二功函數調節層從底部和側面圍繞的第二填充金屬構成。本專利技術的另一方面提供一種具有雙金屬柵的CMOS器件的制造方法，包括步驟: 提供初始結構，包括半導體襯底，在該半導體襯底上形成的第一類型MOS器件和導電類型相反的第二類型MOS器件，其中所述第一類型MOS器件和第二類型MOS器件分別包括第一溝道和第二溝道，形成在第一溝道上的第一柵堆疊和形成在第二溝道上的第二柵堆疊，圍繞第一柵堆疊的第一側墻和圍繞第二柵堆疊的第二側墻以及形成在第一側墻兩側的第一源/漏極和形成在第二側墻兩側的第二源/漏極，其中所述第一柵堆疊由第一柵絕緣層和在所述第一柵絕緣層上形成的第一犧牲柵構成，并且所述第二柵堆疊由第二柵絕緣層和在所述第二柵絕緣層上形成的第二犧牲柵構成；去除第一犧牲柵和第二犧牲柵；使用掩膜掩蔽第二類型MOS器件；沉積適用于第一類型MOS器件的第一功函數調節層；去除所述掩膜，從而所述掩膜上的第一功函數調節層被剝離；使用另一掩膜掩蔽第一類型MOS器件；沉積適用于第二類型MOS器件的第二功函數調節層；去除所述另一掩膜，從而所述掩膜上的第二功函數調節層被剝離；以及沉積填充金屬層并平坦化。根據本專利技術所述的方法和器件，不存在常規工藝中的從柵絕緣層上去除相反類型的功函數調節層的步驟，從而不會對柵絕緣層造成損傷。另外，在NMOS/PMOS功函數調節層上不存在PMOS/NMOS功函數調節層，從而不會對NMOS/PMOS器件的閾值調節產生負面影響。附圖說明為了更好地理解本專利技術并且示出如何使其生效，現在將通過示例來參考附圖，其中: 圖1-6示出了根據現有技術的在PMOS與NMOS中集成具有不同功函數的金屬材料的步驟所形成的器件結構的橫截面圖；以及 圖7-15示出了根據本專利技術的在PMOS與NMOS中集成具有不同功函數的金屬材料的步驟所形成的器件結構的橫截面圖。具體實施例方式下面，參考附圖描述本專利技術的實施例的一個或多個方面，其中在整個附圖中一般用相同的參考標記來指代相同的元件。在下面的描述中，為了解釋的目的，闡述了許多特定的細節以提供對本專利技術實施例的一個或多個方面的徹底理解。然而，對本領域技術人員來說可以說顯而易見的是，可以利用較少程度的這些特定細節來實行本專利技術實施例的一個或多個方面。另外，雖然就一些實施方式中的僅一個實施方式來公開實施例的特定特征或方面，但是這樣的特征或方面可以結合本文檔來自技高網...

【技術保護點】
一種具有雙金屬柵的CMOS器件，包括：半導體襯底；包括第一柵堆疊的第一類型MOS器件和導電類型相反的、包括第二柵堆疊的第二類型MOS器件，所述第一類型MOS器件和第二類型MOS器件形成在襯底上；其中所述第一柵堆疊由第一柵絕緣層和在所述第一柵絕緣層上形成的、適用于第一類型MOS器件的第一功函數調節層以及被所述第一功函數調節層從底部和側面圍繞的第一填充金屬層構成，并且所述第二柵堆疊由第二柵絕緣層和在所述第二柵絕緣層上形成的、適用于第二類型MOS器件的第二功函數調節層以及被所述第二功函數調節層從底部和側面圍繞的第二填充金屬構成。

【技術特征摘要】
1.一種具有雙金屬柵的CMOS器件,包括: 半導體襯底； 包括第一柵堆疊的第一類型MOS器件和導電類型相反的、包括第二柵堆疊的第二類型MOS器件，所述第一類型MOS器件和第二類型MOS器件形成在襯底上； 其中所述第一柵堆疊由第一柵絕緣層和在所述第一柵絕緣層上形成的、適用于第一類型MOS器件的第一功函數調節層以及被所述第一功函數調節層從底部和側面圍繞的第一填充金屬層構成，并且所述第二柵堆疊由第二柵絕緣層和在所述第二柵絕緣層上形成的、適用于第二類型MOS器件的第二功函數調節層以及被所述第二功函數調節層從底部和側面圍繞的第二填充金屬構成。2.如權利要求1所述的CMOS器件，其中所述第一柵堆疊還包括第一功函數調節層和第一填充金屬層之間形成的第一阻擋層，并且所述第二柵堆疊還包括第二功函數調節層和第二填充金屬層之間形成的第二阻擋層。3.如權利要求1或2所述的CMOS器件，其中所述第一類型器件為匪OS，第二類型器件為 PMOS。·4.如權利要求3所述的CMOS器件，其中第一功函數調節層由導帶金屬形成，并且第二功函數調節層由價帶金屬形成。5.如權利要求4所述的CMOS器件，其中所述導帶金屬的功函數<4.5eV,并且所述價帶金屬的功函數彡4.5eVo6.如權利要求5所述的CMOS器件，其中所述導帶金屬為Ti，Ta，TiN，TaN,Si，TiSi,TaSi, Mo, MoSi, TiSiN, TaSiN之一和/或其組合和/或其多層結構，并且價帶金屬為Ni, Pt, Ir, Ru,富Ti的TiN,富Ta的TaN, Mo, MoN之一和/或其組合和/或其多層結構。7.如權利要求1所述的CMOS器件，其中所述填充金屬層的材料為Al，W，Cu之一或其組合物。8.如權利要求2所述的CMOS器件，其中所述阻擋層的材料為TiN，TaN7WN之一或其組合物。9.一種具有雙金屬柵的CMOS器件的制造方法，包括步驟: 提供半導體襯底； 在所述半導體襯底上形...

【專利技術屬性】
技術研發人員：殷華湘，徐秋霞，陳大鵬，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：