一種宏單元、二進制碼到溫度計碼的譯碼方法及譯碼電路技術

本發明專利技術公開了一種宏單元，該宏單元包括一個二輸入的或門和一個二輸入的與門。應用該宏單元的二進制碼到溫度計碼的譯碼方法邏輯深度小。同時，本發明專利技術公開了一種二進制碼到溫度計碼的譯碼方法，該方法包括將n位數字信號劃分為基數為2的二進制碼；將得到的基數為2的二進制碼輸入到2-to-3譯碼單元；將二進制碼譯成溫度計碼；將得到的溫度計碼連續組合到該宏單元的陣列，得到n-to-2n-1的譯碼。該方法邏輯深度小、無需匹配延時路徑。本發明專利技術還公開了一種二進制碼到溫度計碼的譯碼電路，該電路是根據該譯碼方法由2-to-3譯碼單元連續組合到該宏單元的陣列構建而成的。該電路在版圖布局時布局簡單。

【技術實現步驟摘要】

本專利技術涉及數字模擬轉換器中二進制碼到溫度計碼的譯碼方法
，特別涉及一種宏單元、二進制碼到溫度計碼的譯碼方法及譯碼電路。
技術介紹
DAC是一種將數字信號轉換為以電流、電壓或者電荷的形式存在的模擬信號的設備。在很多數字系統中，信號以數字方式存儲和傳輸，數字模擬轉換器可以將這種數字信號轉換為模擬信號，從而使它們能夠被外界識別。在顯示技術中，DAC負責將輸入的數字信號轉換成顯示器能夠識別的模擬信號。現有技術中，DAC設計中常用的結構包括電壓型、電荷型和電流型三種。電流型DAC由于具有速度快，精度高且對寄生參數不敏感等優點而被廣泛地應用。電流型DAC又分為二進制加權型DAC、溫度計碼型DAC和分段式DAC。其中，分段式DAC由于結合了二進制加權型DAC結構簡單、面積小和溫度計碼型DAC單調性好、誤差小的優點，是一種最常用的DAC結構。分段式DAC是將X位的輸入數字信號分成m+n位，其中，m為溫度計碼型，η位為二進制加權型，為了保證性能，溫度計碼型為高m位，二進制碼為低η位。例如，14位的分段式DAC，如果采用8+6的分段方式，即高8位采用溫度計碼型結構，低6位采用二進制加權型結構。因此，高8位的溫度計碼型結構中需 要相應的將輸入的二進制碼轉換成對應的溫度計碼的譯碼電路。現有技術中，二進制碼到溫度計碼的譯碼電路包括二輸入的或非門1、二輸入的與非門2和反相器，如附附圖說明圖1所示為2-to-3譯碼單元。然后，通過迭代的方法，借助(k-l)-to- (2^-1) 二進制碼到溫度計碼的譯碼電路能夠實現(k) -to- (2k-l) 二進制碼到溫度計碼的譯碼電路，如附圖2所示。附圖3為借助如圖1所示的2-to-3譯碼單元3實現3-to-7 二進制碼到溫度計碼的譯碼電路4的示意圖，其中，該2-to-3譯碼單元3的輸出為S/、S2’和S3’，該3-to-7 二進制碼到溫度計碼的譯碼電路4的輸出為Sp S2,…、S7，該3-to-7 二進制碼到溫度計碼的譯碼真值如表I所示，其中，輸出為“O”的譯碼輸出為有效輸出。表13-to_7 二進制碼到溫度計譯碼真值表本文檔來自技高網...

【技術保護點】
一種宏單元，包括一個二輸入的或門和一個二輸入的與門，其特征在于，所述二輸入的或門的一個輸入端口用于接收次決定輸入信號，所述二輸入的或門的另一個輸入端口用于接收低位譯碼，所述二輸入的與門的一個輸入端口用于接收主決定輸入信號，所述二輸入的與門的另一個輸入端口連接于所述二輸入的或門的輸出端，所述譯碼由所述二輸入的與門的輸出端輸出0為有效輸出的輸出；或者，所述二輸入的與門的一個輸入端口用于接收次決定輸入信號，所述二輸入的與門的另一個輸入端口用于接收低位譯碼，所述二輸入的或門的一個輸入端口用于接收主決定輸入信號，所述二輸入的或門的另一個輸入端口連接于所述二輸入的與門的輸出端，所述譯碼由所述二輸入的或門的輸出端輸出1為有效輸出的輸出。

【技術特征摘要】
1.一種宏單元，包括一個二輸入的或門和一個二輸入的與門，其特征在于，所述二輸入的或門的一個輸入端口用于接收次決定輸入信號，所述二輸入的或門的另一個輸入端口用于接收低位譯碼，所述二輸入的與門的一個輸入端口用于接收主決定輸入信號，所述二輸入的與門的另一個輸入端口連接于所述二輸入的或門的輸出端，所述譯碼由所述二輸入的與門的輸出端輸出O為有效輸出的輸出；或者， 所述二輸入的與門的一個輸入端口用于接收次決定輸入信號，所述二輸入的與門的另一個輸入端口用于接收低位譯碼，所述二輸入的或門的一個輸入端口用于接收主決定輸入信號，所述二輸入的或門的另一個...

【專利技術屬性】
技術研發人員：趙博華，黃苒，杜寰，羅家俊，韓鄭生，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：