制作溝槽MOS的工藝方法技術

本發明專利技術公開了一種制作溝槽MOS的工藝方法，包括以下步驟：第一步，在重摻雜硅襯底上生長外延層，形成第一輕摻雜外延層；第二步，在第一輕摻雜外延層上生長二氧化硅；第三步，在二氧化硅上形成光刻膠圖形；第四步，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠；第五步，選擇性生長第二外延層；在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層，而二氧化硅上不生長；第六步，用濕法刻蝕掉二氧化硅，形成溝槽。本發明專利技術采用選擇性外延生長形成溝槽，能夠精確控制雙層外延溝槽MOS的外延層相對溝槽的位置，從而能夠通過分別控制兩層外延的摻雜濃度，來優化器件的擊穿電壓和通態電阻。

【技術實現步驟摘要】

本專利技術涉及一種半導體器件的制造方法，具體涉及一種制作溝槽MOS的工藝方法。
技術介紹
現有的溝槽MOS (金屬氧化物半導體)工藝通過刻蝕來形成溝槽,一般在重摻雜上只有一層外延。當需要有兩層外延時，現有的技術工藝對外延與溝槽的相對位置控制性不夠精確，因此使得優化外延摻雜以及器件性能的工作比較困難。
技術實現思路
本專利技術所要解決的技術問題是提供一種制作溝槽MOS的工藝方法，它可以精確控制雙層外延溝槽MOS的外延層相對溝槽的位置。為解決上述技術問題，本專利技術制作溝槽MOS的工藝方法的技術解決方案為，包括以下步驟:第一步,在重摻雜娃襯底上生長外延層,形成第一輕摻雜外延層；第二步，在第一輕摻雜外延層上生長二氧化硅；所形成的二氧化硅的厚度等于或者大于后續要形成的溝槽深度。第三步，采用光刻工藝，在二氧化硅上涂膠、光刻，形成光刻膠圖形；第四步,刻蝕,將未被光刻膠擋住的二氧化娃刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠；第五步，選擇性生長第二外延層；在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層，而二氧化硅上不生長；所形成的第二輕摻雜外延層的厚度為要形成的溝槽深度。第六步，用濕法刻蝕掉二氧化硅，形成溝槽。本專利技術可以達到的技術效果是:本專利技術采用選擇性外延生長形成溝槽，能夠精確控制雙層外延溝槽MOS的外延層相對溝槽的位置，從而能夠通過分別控制兩層外延的摻雜濃度，來優化器件的擊穿電壓和通態電阻。附圖說明下面結合附圖和具體實施方式對本專利技術作進一步詳細的說明:圖1至圖5是與本專利技術制作溝槽MOS的工藝方法的各步驟相應的結構示意圖；圖6是采用本專利技術所制成的溝槽MOS器件的截面示意圖。具體實施例方式本專利技術制作溝槽MOS的工藝方法，包括以下步驟:第一步，如圖1所示，在重摻雜硅襯底上生長外延層，形成第一輕摻雜外延層；重摻雜體濃度為IO1Vcm3以上；第二步，如圖1所示，在第一輕摻雜外延層上生長二氧化硅，其厚度等于或者大于后續要形成的溝槽深度；第三步，如圖2所示，采用光刻工藝，在二氧化硅上涂膠、光刻，形成光刻膠圖形；第四步，如圖3所示，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠；第五步，如圖4所示，選擇性生長第二外延層；在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層，而二氧化硅上不生長；第二輕摻雜外延層的厚度為想要形成的溝槽深度；第六步，如圖5所示，采用現有的濕法刻蝕技術，用濕法刻蝕掉全部二氧化硅，SP形成溝槽。采用本專利技術，能夠制成如圖6所示的溝槽MOS器件。本文檔來自技高網...

【技術保護點】
一種制作溝槽MOS的工藝方法，其特征在于，包括以下步驟：第一步，在重摻雜硅襯底上生長外延層，形成第一輕摻雜外延層；第二步，在第一輕摻雜外延層上生長二氧化硅；第三步，采用光刻工藝，在二氧化硅上涂膠、光刻，形成光刻膠圖形；第四步，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠；第五步，選擇性生長第二外延層；在露出的第一輕摻雜外延層的表面生長第二輕摻雜外延層；第六步，用濕法刻蝕掉二氧化硅，形成溝槽。

【技術特征摘要】
1.一種制作溝槽MOS的工藝方法，其特征在于，包括以下步驟: 第一步，在重摻雜娃襯底上生長外延層，形成第一輕摻雜外延層； 第二步，在第一輕摻雜外延層上生長二氧化硅； 第三步，采用光刻工藝，在二氧化硅上涂膠、光刻，形成光刻膠圖形； 第四步，刻蝕，將未被光刻膠擋住的二氧化硅刻蝕干凈，露出光刻膠以外的第一輕摻雜外延層；然后去除光刻膠； 第五步，選擇性生長...

【專利技術屬性】
技術研發人員：金勤海，曹俊，王軍明，
申請(專利權)人：上海華虹NEC電子有限公司，
類型：發明
國別省市：