一種薄膜晶體管陣列基板及其制作方法技術

本發明專利技術提供一種薄膜晶體管陣列基板及其制作方法，方法包括：在襯底基板上依次形成柵線圖形，柵絕緣層，有源層圖形，源、漏電極及數據線圖形，鈍化層圖形；在形成有所述鈍化層的襯底基板上形成透明導電薄膜，由一次構圖工藝形成包括像素電極、公共電極的圖形，其中，所述像素電極與所述漏電極連接。本發明專利技術的方案可以減少制作薄膜晶體管陣列基板的工藝步驟。

【技術實現步驟摘要】

本專利技術涉及液晶顯示
，特別是指。
技術介紹
以TFT-1XD (薄膜晶體管一液晶顯示裝置)為代表的液晶顯示，作為一種重要的平板顯示，近年來得到了飛速的發展，受到了廣泛的關注。現有技術中，普遍采用的6次掩膜(mask)制備工藝，雖然相對于傳統的7mask工藝要簡單，但是仍然存在工藝流程復雜，產能和設備利用效率不高等缺陷。傳統的6次掩膜(mask)制備陣列基板的工藝中，在完成源漏電極和數據線的圖形后，需要沉積像素ΙΤ0，并對像素ITO進行一次掩膜工藝，得到像素電極，之后再沉積鈍化層，并在鈍化層上進行一次掩膜工藝，制作過孔；再在鈍化層上沉積公共電極ΙΤ0，再進行一次掩膜工藝，制作公共電極的圖形。該工藝中，在制作像素電極和公共電極時，分別用兩次掩膜工藝，步驟繁瑣，產能低。
技術實現思路
本專利技術要解決的技術問題是提供，減少制作薄膜晶體管陣列基板的掩膜工藝步驟，提高產能和降低成本。為解決上述技術問題，本專利技術的實施例提供一種薄膜晶體管陣列基板的制作方法，包括以下步驟:S11，在襯底基板上依次形成柵線圖形，柵絕緣層，有源層圖形，源、漏電極及數據線圖形，鈍化層圖形；S12，在形成有所述鈍化層的襯底基板上形成透明導電薄膜，由一次構圖工藝形成包括像素電極、公共電極的圖形，其中，所述像素電極與所述漏電極連接。其中，所述步驟Sll包括:S111，提供一襯底基板；S112，在所述襯底基板上形成金屬薄膜，由構圖工藝形括柵線的圖形；S113，在完成步驟S112的襯底基板上形成柵絕緣層；S114，在所述柵絕緣層上形成半導體薄膜，由構圖工藝形成包括位于柵絕緣層上的有源層的圖形；S115，在完成步驟S114的襯底基板上形成數據金屬層薄膜，由構圖工藝對所述數據金屬層薄膜進行處理，形成位于所述有源層上的源電極、漏電極的圖形，并形成數據線的圖形；S116，在完成步驟S115的襯底基板上形成鈍化層，由構圖工藝形成所述鈍化層上的過孔。其中，所述步驟SI 12包括:在所述襯底基板上形成金屬薄膜；利用掩模板通過構圖工藝對所述金屬薄膜進行處理，形成柵線的圖形。其中，所述步驟SI 14包括:在所述柵絕緣層上形成半導體薄膜；采用掩模板通過構圖工藝對所述半導體薄膜進行處理，形成包括位于柵絕緣層上的有源層圖形。其中，所述步驟S115包括:在所述有源層上形成數據金屬層薄膜；采用掩模板通過構圖工藝對所述數據金屬層薄膜進行處理，形成位于所述有源層上的源電極、漏電極的圖形，并形成數據線的圖形。其中，所述步驟S116包括:在露出的所述柵絕緣層上、所述源電極上、所述漏電極上形成鈍化層；由掩模板的構圖工藝形成相對于像素區域的貫穿所述鈍化層的過孔以及漏電極區域的貫穿所述鈍化層的過孔，并漏出所述柵絕緣層。其中，所述步驟S12包括:在完成步驟Sll的鈍化層上形成透明導電薄膜；采用掩模板通過構圖工藝對所述透明導電薄膜進行處理，形成包括像素電極、公共電極的圖形；利用刻蝕工藝將所述公共電極與所述像素電極刻蝕斷開。其中，上述的薄膜晶體管陣列基板的制作方法還包括:S13，利用平坦化層或者樹脂層將步驟S12完成的襯底基板上的空隙填平。其中，上述薄膜晶體管陣列基板的制作方法還包括:S14，在步驟S13完成的襯底基板上涂覆摩擦取向層。本專利技術的實施例還提供一種薄膜晶體管陣列基板，所述陣列基板為按照如上所述的方法制作而成。本專利技術的上述技術方案的有益效果如下:上述方案中，通過在制作像素電極和公共電極的時候，將其合并為一次工藝制成，然后利用公共電極的構圖工藝將像素電極和公共電極刻蝕斷開，從而使陣列基板的制作工藝由原來的6構圖工藝簡化為5構圖工藝，從而達到減少工藝步驟的目的，，使陣列基板的制作成本降低，并提高產能。附圖說明圖1為本專利技術的陣列基板的制作方法中，柵金屬層經過第一次掩膜工藝形成柵線以及存儲電容的底電極的剖面圖；圖2為本專利技術的陣列基板的制作方法中，柵絕緣層沉積后的剖面圖；圖3為本專利技術的陣列基板的制作方法中，半導體薄膜經過第二次掩膜工藝形成有源層的剖面圖；圖4為本專利技術的陣列基板的制作方法中，數據金屬薄膜經過第三次掩膜工藝形成源漏電極以及數據線的剖面圖；圖5為本專利技術的陣列基板的制作方法中，鈍化層沉積后的剖面圖；圖6為本專利技術的陣列基板的制作方法中，鈍化層經過第四次掩膜和刻蝕工藝后的剖面圖；圖7為本專利技術的陣列基板的制作方法中，透明導電薄膜沉積、并經過第五次掩膜和刻蝕工藝后的HFFS模式的陣列基板的剖面圖；圖8為本專利技術的陣列基板的制作方法中，平坦化層沉積后的剖面圖；圖9為本專利技術的陣列基板的制作方法中，PI取向層沉積后的剖面圖；圖10為本專利技術的陣列基板的制作方法中，經過5次掩膜工藝后得到的AFFS模式的陣列基板的剖面圖。具體實施例方式為使本專利技術要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。本專利技術的實施例提供一種薄膜晶體管陣列基板的制作方法，包括以下步驟:S11，在襯底基板上依次形成柵線圖形，柵絕緣層，有源層圖形，源、漏電極及數據線圖形，鈍化層圖形；S12，在形成有所述鈍化層的襯底基板上形成透明導電薄膜，由一次構圖工藝形成包括像素電極、公共電極的圖形，其中，所述像素電極與所述漏電極連接。該實施例通過在制作像素電極和公共電極的時候，將其合并為一次工藝制成，然后利用公共電極的構圖工藝將像素電極和公共電極刻蝕斷開，從而使陣列基板的制作工藝由原來的6構圖工藝簡化為5構圖工藝，從而達到減少工藝步驟的目的，使陣列基板的制作成本降低，并提高產能。具體的，如圖1 一圖9所示，該方法包括:SI 11，提供一襯底基板；S112，在所述襯底基板上形成金屬薄膜，由構圖工藝形成包括柵線或者進一步形成包括存儲電容的底電極的圖形；SI 13，在完成步驟SI 12的襯底基板上形成柵絕緣層；S114，在所述柵絕緣層上形成半導體薄膜，由構圖工藝形成包括位于柵絕緣層上的有源層的圖形；S115，在完成步驟S114的襯底基板上形成數據金屬層薄膜，由構圖工藝對所述數據金屬層薄膜進行處理，形成位于所述有源層上的源電極、漏電極和數據線的圖形；S116，在完成步驟S115的襯底基板上形成鈍化層，由構圖工藝形成所述鈍化層上的過孔；S12，在完成步驟S116的襯底基板上形成透明導電薄膜，由一次構圖工藝形成包括像素電極、公共電極，或者進一步形成包括所述存儲電容的頂電極的圖形，其中，所述像素電極與所述漏電極連接。本專利技術的上述實施例中，若形成的像素電極和公共電極構成的存儲電容能夠滿足當前設備需要，那么在制作柵線時，就無需同時制作存儲電容的底電極，相應的，在制作鈍化層上的透明導電薄膜時，也無需要同時制作該存儲電容的頂電極；相反的，若形成的像素電極和公共電極構成的存儲電容不能滿足當前設備的需要，那么在制作柵線時，就需要同時制作存儲電容的底電極，相應的，在制作鈍化層上的透明導電薄膜時，就需要同時制作存儲電容的頂電極；本專利技術該實施例同樣通過將像素電極和公共電極通過一次透明導電薄膜沉積和一次掩膜工藝制作而成，從而將原來的6次掩膜工藝減少為5次掩膜工藝，從而達到減少工藝步驟的目的，提高提高產能和降低成本。其中，在本專利技術的上述實施例中，如圖1所示，所述步驟S112包括:SI 121，在所述襯底基板I上形成金屬薄膜；S1122，利用掩本文檔來自技高網...

【技術保護點】
一種薄膜晶體管陣列基板的制作方法，其特征在于，包括以下步驟：S11，在襯底基板上依次形成柵線圖形，柵絕緣層，有源層圖形，源、漏電極及數據線圖形，鈍化層圖形；S12，在形成有所述鈍化層的襯底基板上形成透明導電薄膜，由一次構圖工藝形成包括像素電極、公共電極的圖形，其中，所述像素電極與所述漏電極連接。

【技術特征摘要】

【專利技術屬性】
技術研發人員：李凡，董向丹，
申請(專利權)人：京東方科技集團股份有限公司， 成都京東方光電科技有限公司，
類型：發明
國別省市：北京;11