串行Flash電路及具有串行Flash電路的機頂盒制造技術

本實用新型專利技術公開了一種具有串行Flash電路的機頂盒，包括主芯片和Flash芯片，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。與現有使用并行Flash電路的機頂盒相比，本實用新型專利技術中的機頂盒的串行Flash電路大大減少了PCB版圖的面積和布線復雜度，實現了電路的簡潔化，有利于產品的升級。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術屬于機頂盒電路
，具體涉及機頂盒內部flash電路部分。
技術介紹
由于Flash電路具有強大的數據讀寫功能，在電子電路中起到非常關鍵的作用。因此市面上安全級別較高的機頂盒多采用Flash電路進行數據的讀寫。但現有機頂盒中的Flash電路采用并行Flash。并行Flash包含48個管腳，其中42個管腳用于與電路中的信號線連接，因此封裝并行Flash的pcb占用面積較大，且布線復雜，不利于產品的升級。因此有必要提供一種在不影響電路性能的情況下，優化Flash電路的串行Flash電路，使機頂盒內部電路布局簡潔化。
技術實現思路
本技術實施例為解決現有機頂盒中并行Flash電路的pcb占用面積大、布線復雜的問題，提供一種優化的Flash電路，從而使機頂盒內部電路簡潔，利于產品的升級。根據本技術的實施例，提供一種串行Flash電路，包括主芯片和Flash芯片，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。其中，所述Flash芯片的工作電壓為3.3V，存儲容量為8M。所述Flash 芯片為 25 系列 SPI FLASH 芯片 MX25L6455E。所述Flash芯片為單I/O工作模式。所述Flash芯片在讀模式下工作頻率為16.9MHz。根據本技術的實施例，還提供了一種具有串行Flash電路的機頂盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。其中，所述Flash芯片的工作電壓為3.3V，存儲容量為8M。所述Flash 芯片為 25 系列 SPI FLASH 芯片 MX25L6455E。所述Flash芯片為單I/O工作模式。所述Flash芯片在讀模式下工作頻率為16.9MHz。由以上技術方案可知，本技術中串行Flash電路的Flash芯片設置有與主芯片的地址管腳連接的數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳。主芯片通過五根數據線與上述Flash芯片中的五個管腳連接就可實現對Flash芯片的讀寫(輸出/輸入)操作。與現有的并行Flash電路中Flash芯片與主芯片需42根信號線連接相t匕，本技術大大減少了 PCB版圖的面積和布線復雜度，實現電路的簡潔化，有利于產品的升級。附圖說明圖1為實施例1中串行Flash電路的電路連接示意圖；圖2為實施例1中Flash芯片的讀寫時序圖。具體實施方式為使本技術的目的、技術方案及優點更加清楚明白，以下參照附圖并列舉實施例，對本技術進一步詳細說明。實施例1:根據本技術的實施例提供了一種串行Flash電路。圖1示出了串行Flash電路的電路圖。如圖1所示，串行Flash電路包括主芯片I和Flash芯片2。本實施例中Flash芯片2采用型號為MX25L6455E的SPI FLASH芯片2。Flash芯片2在讀模式時工作頻率為16.9MHz，存儲容量為8M。MX25L6455E芯片的工作模式為單I/O工作模式。Flash芯片2包括24個管腳，其中，數據輸入管腳(SI/S100)、數據輸出管腳(S0/S101 )、時鐘管腳(SCLK)、寫保護管腳(WP/S102)和片選管腳(/CS) 5個管腳分別通過數據線D2、數據線D3、串行時鐘數據線B2、寫保護數據線C4和片選數據線C2與主芯片I的SPMOS1、SPIMIS0,SPISCK, SPIffP, SPICSN 五個管腳連接。本實施例中的Flash芯片2的工作電壓為3.3V，如圖1所示，Flash芯片2的電源管腳(VCC)與3.3V電源電連接。下面對本實施例中串行Flash電路的Flash芯片2的工作流程做詳細闡述。3.3V電源通過數據線B4與Flash芯片2的VCC管腳連接，為Flash芯片2提供工作電源。Flash芯片2檢測片選管腳(/CS)接收的電信號,若片選管腳(/CS)接收的電信號為低電平信號，則Flash芯片2可以進行讀寫工作；若片選管腳(/CS)接收的電信號為高電平，則Flash芯片2無響應。本實施例中的高、低電平由系統軟件根據需求進行設置。Flash芯片2檢測寫保護管腳(WP/S102)接收的電信號，若寫保護管腳(WP/S102)為低電平，則Flash芯片2為寫保護狀態；若寫保護管腳(WP/S102)為高電平，則Flash芯片2可以讀寫。當Flash芯片2可進行數據讀寫時，Flash芯片2根據串行時鐘數據線(B2)的時序并通過數據線D2和數據線D3進行數據的輸出和輸入。圖2不出了 Flash芯片2的讀與時序圖。如圖2所不:SCLK上升沿觸發時，SI管腳工作，Flash芯片2進行數據輸入(寫操作)；SCLK下降沿觸發時，SO管腳工作，Flash芯片2進行數據輸出(讀操作)。實施例2:結合圖1和圖2，具有串行Flash電路的機頂盒，串行Flash電路包括主芯片I和Flash芯片2。本實施例中Flash芯片2采用型號為MX25L6455E的SPI FLASH芯片2。Flash芯片2讀模式工作頻率為16.9MHz，存儲容量為8M。MX25L6455E芯片的工作模式為單I/O工作模式。Flash芯片2包括24個管腳，其中，數據輸入管腳(SI/S100)、數據輸出管腳(S0/S101 )、時鐘管腳(SCLK)、寫保護管腳(WP/S102)和片選管腳(/CS)5個管腳分別通過數據線D2、數據線D3、串行時鐘數據線B2、寫保護數據線C4和片選數據線C2與主芯片I的 SPMOS1、SPIMISO, SPISCK, SPIffP, SPICSN 五個管腳連接。本實施例中的Flash芯片2的工作電壓為3.3V，如圖1所示，Flash芯片2的電源管腳(VCC)與3.3V電源電連接。下面對本實施例中串行Flash電路的Flash芯片2的工作流程做詳細闡述。3.3V電源通過數據線B4與Flash芯片2的VCC管腳連接，為Flash芯片2提供工作電源。Flash芯片2檢測片選管腳(/CS)接收的電信號,若片選管腳(/CS)接收的電信號為低電平信號，則Flash芯片2可以進行讀寫工作；若片選管腳(/CS)接收的電信號為高電平，則Flash芯片2無響應。本實施例中的高、低電平由系統軟件根據需求進行設置。Flash芯片2檢測寫保護管腳(WP/S102)接收的電信號，若寫保護管腳(WP/S102)為低電平，則Flash芯片2為寫保護狀態；若寫保護管腳(WP/S102)為高電平，則Flash芯片2可以讀寫。當Flash芯片2可進行數據讀寫時，Flash芯片2根據串行時鐘數據線(B2)的時序并通過數據線D2和數據線D3進行數據的輸出和輸入。圖2不出了 Flash芯片2的讀與時序圖。如圖2所不:SCLK上升沿觸發時，SI管腳工作，Flash芯片2進行數據輸入(寫操作)；SCLK下降沿觸發時，SO管腳工作，Flash芯片2進行數據輸出(讀操作)。以上所述僅是本技術的優選實施方式，應當本文檔來自技高網...

【技術保護點】
一種串行Flash電路，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。

【技術特征摘要】
1.一種串行Flash電路，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳，所述數據輸入管腳、數據輸出管腳、時鐘管腳、寫保護管腳、片選管腳通過數據線與主芯片對應的管腳連接。2.如權利要求1所述的串行Flash電路，其特征在于，所述Flash芯片的工作電壓為3.3V，存儲容量為8M。3.如權利要求1或2所述的串行Flash電路，其特征在于，所述Flash芯片為25系列SPI FLASH 芯片 MX25L6455E。4.如權利要求3所述的串行Flash電路，其特征在于，所述Flash芯片為單I/O工作模式。5.如權利要求4所述的串行Flash電路，其特征在于，所述Flash芯片在讀模式下工作頻率為16...

【專利技術屬性】
技術研發人員：石新利，
申請(專利權)人：青島海信寬帶多媒體技術有限公司，
類型：實用新型
國別省市：