【技術實現步驟摘要】
本專利技術涉及帶隙基準電壓電路，尤其是一種低靜態功耗的電流模帶隙基準電壓電路，屬于雙極型晶體管(BJT)以及金屬氧化物半導體(MOS)晶體管集成電路
技術介紹
現有技術中存在一種如附圖說明圖1所示的傳統帶隙基準電壓電路，包括PNP三極管Ql和Q2，PMOS管Ml、M2和M3，運算放大器0P,電阻R1' R2、R3、R4 ；Q1和Q2的基極和集電極接地，Ql的發射極通過電阻R2與運算放大器OP的同相輸入端及PMOS管Ml的漏極相連并記為節點A，電阻R1跨接在節點A與地之間，Q2的發射極與運算放大器OP的反相輸入端及PMOS管M2的漏極相連并記為節點B，電阻R3跨接在節點B與地之間，運算放大器OP的輸出端與PMOS管Ml、M2和M3的柵極連接，PMOS管M3的漏極記為節點C并通過電阻R4接地，PMOS管Ml、M2和M3的源極和襯底接電源電壓VDD，節點C輸出基準電壓VMf。圖1所示的帶隙基準電路的工作原理如下:寬長比相同的PMOS管Ml，M2和M3構成等比例電流鏡，即I1=I2=Iy三極管Q2的基極-發射極電壓為:權利要求1.一種低靜態功耗的電流模帶隙基準電壓電路，基于傳統帶隙基準電壓電路，設有PNP三極管Ql和Q2，PMOS管Ml、M2和M3，運算放大器0P，電阻R1' R2、R3、R4 ；PNP三極管Ql和Q2的基極和集電極均接地，PNP三極管Ql的發射極通過電阻R2與運算放大器OP的同相輸入端以及PMOS管Ml的漏極、電阻R1的一端連接，電阻R1另一端接地，PNP三極管Q2的發射極與運算放大器OP的反相輸入端以及PMOS管M2的漏極、電阻R3...
【技術保護點】
一種低靜態功耗的電流模帶隙基準電壓電路，基于傳統帶隙基準電壓電路，設有PNP三極管Q1和Q2，PMOS管M1、M2和M3，運算放大器OP，電阻R1、R2、R3、R4；PNP三極管Q1和Q2的基極和集電極均接地，PNP三極管Q1的發射極通過電阻R2與運算放大器OP的同相輸入端以及PMOS管M1的漏極、電阻R1的一端連接，電阻R1另一端接地，PNP三極管Q2的發射極與運算放大器OP的反相輸入端以及PMOS管M2的漏極、電阻R3的一端連接，電阻R3另一端接地，運算放大器OP的輸出端與PMOS管M1、M2和M3的柵極連接，PMOS管M3的漏極通過電阻R4接地，PMOS管M1、M2和M3的源極和襯底均連接電源電壓VDD，PMOS管M3的漏極輸出基準電壓Vref；其特征在于：將上述傳統的帶隙基準電壓電路加以改進，去掉電阻R1、R3，在運算放大器OP的同相輸入端及運算放大器OP的反相輸入端與PMOS管M3的漏極之間分別增設電阻R5及R6。
【技術特征摘要】
【專利技術屬性】
技術研發人員：祝靖，張學永，張允武，宋慧濱，孫偉鋒，陸生禮，時龍興，
申請(專利權)人：東南大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。