芯片組裝結構及芯片組裝方法技術

一種芯片組裝結構，包括電路板、設置于所述電路板上的芯片以及電性連接所述電路板以及所述芯片的焊線。所述電路板上設置有多個第一焊墊，所述芯片上設置有多個對應于所述第一焊墊的第二焊墊。所述每一個第一焊墊上形成有兩個第一焊球，所述每一個第二焊墊上形成有一個第二焊球。所述第一焊墊上的兩個第一焊球分別藉由一條焊線連接對應所述第二焊墊上的第二焊球。本發明專利技術還涉及一種芯片組裝方法。

【技術實現步驟摘要】
芯片組裝結構及芯片組裝方法
本專利技術涉及一種芯片組裝結構及芯片組裝方法。
技術介紹
為實現特定功能，芯片的引腳需要電連接至電路板的特定連接點。現有技術中一般采用打線方式將所述芯片的引腳與電路板的連接點相連，當打線結構有高頻信號通過時，該打線結構會產生較強電感，該電感會嚴重影響電路特性，使得電路阻抗難以匹配，同時使得信號損失增加。另外，隨著技術的發展，芯片的尺寸逾來逾小，相應地，芯片上的引腳尺寸也逾來逾小，引腳尺寸的減小必然造成打線難度增加。
技術實現思路
有鑒于此，有必要提供一種能夠降低電感并且容易組裝的芯片組裝結構以及芯片組裝方法。一種芯片組裝結構，包括電路板、設置于所述電路板上的芯片以及電性連接所述電路板以及所述芯片的焊線。所述電路板上設置有多個第一焊墊，所述芯片上設置有多個對應于所述第一焊墊的第二焊墊。所述每一個第一焊墊上形成有兩個第一焊球，所述每一個第二焊墊上形成有一個第二焊球。所述第一焊墊上的兩個第一焊球分別藉由一條焊線連接對應所述第二焊墊上的第二焊球。一種芯片組裝方法，包括如下步驟：提供一個電路板，所述電路板表面上設置有多個第一焊墊；提供一個芯片，所述芯片上設置有多個對應于所述第一焊墊的第二焊墊；將所述芯片固定于所述電路板表面；在所述芯片的一個第二焊墊上形成一個第二焊球；在所述電路板上對應形成所述第二焊球的第二焊墊的一個第一焊墊上形成一個第一焊球；提供一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上；在所述電路板上對應形成所述第二焊球的第二焊墊的第一焊墊形成另一個第一焊球；提供另一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上。相對于現有技術，所述芯片組裝結構以及所述芯片組裝方法，由于采用兩條焊線連接所述電路板上的第一焊墊以及所述芯片上對應的第二焊墊，并且所述兩條焊線之間構成并聯關系，因此可以使得所述第一焊墊以及第二焊墊之間連接線路電感降低，改善電路特性。同時，所述第二焊墊上以一個第二焊球連接兩條焊線，可以降低打線制作的難度，提升打線制程的效率。附圖說明圖1是本專利技術第一實施方式的芯片組裝結構的示意圖。圖2是本專利技術第二實施方式的芯片組裝結構的示意圖。圖3是本專利技術芯片組裝方法的流程圖。主要元件符號說明芯片組裝結構100，200電路板10，10’承載面11，11’第一焊墊12，12’第一焊球13，13’芯片20，20’第二焊墊21，21’第二焊球22，22’焊線30，30’如下具體實施方式將結合上述附圖進一步說明本專利技術。具體實施方式下面將結合附圖對本專利技術作一具體介紹。請參閱圖1，本專利技術第一實施方式的芯片組裝結構100包括電路板10、設置于所述電路板10上的芯片20以及電連接所述芯片20以及所述電路板10的焊線30。所述電路板10包括一個用于承載所述芯片20的承載面11。所述承載面11上設置有多個第一焊墊12，所述第一焊墊12與所述電路板10上的電路接線端（圖未示）相連，每一個所述第一焊墊12上形成有兩個第一焊球13。所述芯片20固定設置于所述電路板10的承載面11上。所述芯片20表面設置有多個對應于所述第一焊墊12的第二焊墊21。每一個所述第二焊墊21上形成有一個第二焊球22。本實施方式中，所述第二焊球22以及所述兩個第一焊球13之間大致呈三角形排布。所述焊線30用于將所述第一焊墊12與對應的第二焊墊21電連接。其中，所述第一焊墊12與對應的第二焊墊21之間均由兩條焊線30連接，所述兩條焊線30形成并聯關系。所述第一焊墊12上的每一個第一焊球13分別固定連接所述一條焊線30的一端，對應的第二焊墊21上的焊接連接所述焊線30的另一端。本實施方式中，連接所述第一焊墊12以及對應的第二焊墊21的兩條焊線30沿大致平行于所述承載面11方向排布。所述第一焊球13、所述第二焊球22以及所述焊線30均由高導電率的金屬材料構成，本實施方式中，所述第一焊球13、所述第二焊球22以及所述焊線30均由金（Au）構成。所述芯片組裝結構100采用兩條焊線30連接所述電路板上的第一焊墊12以及芯片上對應的第二焊墊21，并且所述兩條焊線30之間構成并聯關系，因此可以使得所述第一焊墊12以及第二焊墊21之間連接線路電感降低，改善電路特性。同時，所述第二焊墊21上以一個第二焊球22連接兩條焊線30，可以降低打線制作的難度，提升打線制程的效率。請參閱圖2，為本專利技術第二實施方式的芯片組裝結構200的示意圖。相較于第一實施方式，本實施方式中，所述電路板10’上每一個第一焊墊12’上的兩個第一焊球13’與所述芯片20’上對應第二焊墊21’的第二焊球22’大致沿一直線方向排布，連接所述第一焊墊12’以及對應的第二焊墊21’的兩條焊線30’沿大致垂直于所述承載面11’的方向排布，如此，可以有效避免所述焊線30’與相鄰的第一焊墊12’及對應第二焊墊21’之間的焊線30’接觸而短路。上述實施方式的芯片組裝結構100（200）僅揭示出一個設置于所述電路板10（10’）上的芯片20（20’）以及所述芯片20（20’）的組裝結構，當然，所述電路板10（10’）還可以設置有其他芯片，所述芯片各自或者相互配合實現特性的功能。請參閱圖3，本專利技術的芯片組裝方法包括如下步驟：提供一個電路板，所述電路板包括一個承載面，所述承載面上設置有多個第一焊墊，所述第一焊墊與所述分別電路板的電路接線端相連；提供一個芯片，所述芯片上設置有多個第二焊墊，所述第二焊墊分別與所述芯片的引腳相連，所述第一焊墊與所述第二焊墊一一對應；將所述芯片固定于所述電路板的承載面上；在所述芯片的一個第二焊墊上形成一個第二焊球，較佳地，所述焊球的大小能夠覆蓋所述第二焊墊；在所述電路板上對應形成所述第二焊球的第二焊墊的一個第一焊墊上形成一個第一焊球；提供一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上；在所述電路板上對應形成所述第二焊球的第二焊墊的第一焊墊形成另一個第一焊球，本步驟中，所述另一個第一焊球與之前形成的第一焊球以及所述第二焊球之間可以呈三角形排布或者一條直線排布；提供另一個焊線，將所述焊線一端固定于所述第一焊球上，另一端固定于所述第二焊球上，對應前一步驟所述第一焊球以及所述第二焊球之間的排布情形，所述另一個焊線以及前一焊線可以沿大致平行或者垂直于所述電路板的承載面方向排布。以上所述僅詳細描述了所述芯片其中一個第二焊墊與所述電路板的對應第一焊墊的連接方法，可以理解，其它第二焊墊與對應的第一焊墊可以采用相同方法實現連接，此處不再一一贅述。采用所述芯片組裝方法組裝完成的芯片組裝結構，由于采用兩條焊線連接所述電路板上的第一焊墊以及所述芯片上對應的第二焊墊，并且所述兩條焊線之間構成并聯關系，因此可以使得所述第一焊墊以及第二焊墊的間連接線路電感降低，改善電路特性。同時，所述第二焊墊上以一個第二焊球連接兩條焊線，可以降低打線制作的難度，提升打線制程的效率。另外，本領域技術人員還可在本專利技術精神內做其它變化，當然，這些依據本專利技術精神所做的變化，都應包含在本專利技術所要求保護的范圍之內。本文檔來自技高網...

【技術保護點】
一種芯片組裝結構，包括電路板、設置于所述電路板上的芯片以及電性連接所述電路板以及所述芯片的焊線，所述電路板上設置有多個第一焊墊，所述芯片上設置有多個對應于所述第一焊墊的第二焊墊，其特征在于：每一個所述第一焊墊上形成有兩個第一焊球，每一個所述第二焊墊上形成有一個第二焊球，所述第一焊墊上的兩個第一焊球分別藉由一條焊線連接對應所述第二焊墊上的第二焊球。

【技術特征摘要】
1.一種芯片組裝結構，包括電路板、設置于所述電路板上的芯片以及電性連接所述電路板以及所述芯片的焊線，所述電路板上設置有多個第一焊墊，所述芯片上設置有多個對應于所述第一焊墊的第二焊墊，其特征在于：每一個所述第一焊墊上形成有兩個第一焊球，每一個所述第二焊墊上形成有一個第二焊球，所述第一焊墊上的兩個第一焊球分別藉由一條焊線連接對應所述第二焊墊上的第二焊球，每一個所述第二焊球與對應的兩個第一焊球之間呈直線排布，連接所述第一焊墊以及對應的第二焊墊的兩條焊線之間構成并聯關系。2.如權利要求1所述的芯片組裝結構，其特征在于：所述電路板包括一個承載面，所述第一焊墊以及所述芯片設置于所述承載面上。3.如權利要求2所述的芯片組裝結構，其特征在于：連接所述第一焊墊以及對應的第二焊墊的兩條焊線沿垂直于所述承載面方向排布。4.如權利要求1所述的芯片組裝...

【專利技術屬性】
技術研發人員：吳開文，
申請(專利權)人：鴻富錦精密工業深圳有限公司，鴻海精密工業股份有限公司，
類型：發明
國別省市：