一種降低阱接出電阻的方法技術

一種降低阱接出電阻的方法，包括：步驟S1：提供半導體基底，并形成第一型離子之MOS器件；步驟S2：在所述第一型離子之MOS器件內進行第二型離子阱注入；步驟S3：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第一型離子低摻雜源漏注入工藝；步驟S4：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子環狀注入工藝；步驟S5：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子源漏重摻雜注入工藝；步驟S6：在所述第二型離子阱接出區域形成金屬硅化物。本發明專利技術所述降低阱接出電阻的方法增加了阱接出區域的注入劑量，從而減小了阱接出區域的接出電阻，降低了器件的襯底效應和栓鎖效應，提高了器件的性能。

【技術實現步驟摘要】
【專利摘要】，包括：步驟S1：提供半導體基底，并形成第一型離子之MOS器件；步驟S2：在所述第一型離子之MOS器件內進行第二型離子阱注入；步驟S3：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第一型離子低摻雜源漏注入工藝；步驟S4：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子環狀注入工藝；步驟S5：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子源漏重摻雜注入工藝；步驟S6：在所述第二型離子阱接出區域形成金屬硅化物。本專利技術所述降低阱接出電阻的方法增加了阱接出區域的注入劑量，從而減小了阱接出區域的接出電阻，降低了器件的襯底效應和栓鎖效應，提高了器件的性能。【專利說明】—種降低阱接出電阻的方法
本專利技術涉及半導體
，尤其涉及。
技術介紹
在CMOS器件制備工藝中，NMOS器件和PMOS器件是通過阱(Well)進行隔離。通常地，阱需要接出，即將阱連接到電源端(Vdd)或者地端(Ground)。阱的接出之目的是為了防止未接出的阱中有電荷積累，導致對器件產生襯底效應、栓鎖效應等影響。但是，由亍阱電阻和阱接出(pick up)區域之接出電阻的存在，在半導體器件工作時，仍然會有襯底偏壓存在，從而對器件的性能造成影響。尋求一種減小阱電阻和阱接出區域之接出電阻，以降低器件的襯底效應、栓鎖效應，從而提高器件性能的方法已成為本領域技術人員亟待解決的問題之一。故針對現有技術存在的問題，本案設計人憑借從事此行業多年的經驗，積極研究改良，亍是有了本專利技術。
技術實現思路
本專利技術是針對現有技術中，傳統的CMOS器件中阱電阻和阱接出(pick up)區域之接出電阻的存在，在器件工作時，仍然會有襯底偏壓存在，從而對器件的性能造成影響等缺陷提供。為實現本專利技術之目的，本專利技術提供，所述方法包括:執行步驟S1:提供半導體基底，并在所述半導體基底上形成所述第一型離子之MOS器件；執行步驟S2:在所述第一型離子之MOS器件內進行第二型離子阱注入，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子阱注入過程中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子阱注入過程中采用第V族元素進行注入；執行步驟S3:在所述第一型離子之MOS器件的第二型離子阱接出區域進行第一型離子低摻雜源漏注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進行注入；執行步驟S4:在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子環狀注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型時，在所述第二型離子環狀注入工藝中采用第III族元素進行注入；當所述第二型離子為P型離子，所述第二型離子為N型離子時，在所述第一型離子環狀注入工藝中采用第V族元素進行注入； 執行步驟S5:在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子源漏重摻雜注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第V族元素進行注入；執行步驟S6:在所述第二型離子阱接出區域形成金屬硅化物，以進行后續金屬互連工藝。可選地，所述第一型離子之MOS器件進一步包括形成在所述半導體基底上的源極、漏極、柵極，設置在所述半導體基底內，并用亍電氣隔離的淺溝槽隔離結構，以及設置在所述半導體基底內，并用亍所述第一型離子之MOS器件的第二型離子阱接出的第二型離子阱接出區域。可選地，所述金屬硅化物的深度h大亍所述第一型離子低摻雜源漏注入的深度tv綜上所述，本專利技術所述降低阱接出電阻的方法增加了阱接出區域的注入劑量，從而減小了阱接出區域的接出電阻，降低了器件的襯底效應和栓鎖效應，提高了器件的性能。【專利附圖】【附圖說明】圖1所示為本專利技術降低阱接出電阻的方法之流程圖；圖2所示為通過本專利技術所述降低阱接出電阻的方法所制備的第一型離子之MOS器件的結構示意圖。【具體實施方式】為詳細說明本專利技術創造的
技術實現思路
、構造特征、所達成目的及功效，下面將結合實施例并配合附圖予以詳細說明。請參閱圖1、圖2，圖1所示為本專利技術降低阱接出電阻的方法之流程圖。圖2所示為通過本專利技術所述降低阱接出電阻的方法所制備的第一型離子之MOS器件的結構示意圖。所述降低阱接出電阻的方法，包括:執行步驟S1:提供半導體基底11，并在所述半導體基底11上形成所述第一型離子之MOS器件I ;具體地，所述第一型離子之MOS器件I進一步包括形成在所述半導體基底11上的源極12、漏極13、柵極14，設置在所述半導體基底11內，并用亍電氣隔離的淺溝槽隔離結構15，以及設置在所述半導體基底11內，并用亍所述第一型離子之MOS器件I的第二型離子阱16接出的第二型離子阱接出區域17。所述第一型離子之MOS器件I的源極12、漏極13、柵極14，以及淺溝槽隔離結構15的制備方法為本領域技術人員所掌握的常規技術手段，在此丌予贅述。執行步驟S2:在所述第一型離子之MOS器件I內進行第二型離子阱16注入；其中，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子阱16注入過程中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子阱16注入過程中采用第V族元素進行注入。執行步驟S3:在所述第一型離子之MOS器件I的第二型離子阱接出區域17進行第一型離子低摻雜源漏注入工藝；其中，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進行注入。執行步驟S4:在所述第一型離子之MOS器件I的第二型離子阱接出區域17進行第二型離子環狀注入工藝；其中，當所述第一型離子為N型離子，所述第二型離子為P型時，在所述第二型離子環狀注入工藝中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子環狀注入工藝中采用第V族元素進行注入；執行步驟S5:在所述第一型離子之MOS器件I的第二型離子阱接出區域17進行第二型離子源漏重摻雜注入工藝；其中，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第V族元素進行注入。執行步驟S6:在所述第二型離子阱接出區域17形成金屬硅化物18，以進行后續金屬互連工藝。請繼續參閱圖1、圖2，在本專利技術中，對通過本專利技術所述降低阱接出電阻的方法所制備的第一型離子之MOS器件I的第二型離子阱接出區域17的離子分布定義為:第一深度Ii1所示為第一型離本文檔來自技高網...

【技術保護點】
一種降低阱接出電阻的方法，其特征在于，所述方法包括：執行步驟S1：提供半導體基底，并在所述半導體基底上形成所述第一型離子之MOS器件；執行步驟S2：在所述第一型離子之MOS器件內進行第二型離子阱注入，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子阱注入過程中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子阱注入過程中采用第V族元素進行注入；執行步驟S3：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第一型離子低摻雜源漏注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第V族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進行注入；執行步驟S4：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子環狀注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型時，在所述第二型離子環狀注入工藝中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子環狀注入工藝中采用第V族元素進行注入；執行步驟S5：在所述第一型離子之MOS器件的第二型離子阱接出區域進行第二型離子源漏重摻雜注入工藝，當所述第一型離子為N型離子，所述第二型離子為P型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第III族元素進行注入；當所述第一型離子為P型離子，所述第二型離子為N型離子時，在所述第二型離子源漏重摻雜注入工藝中采用第V族元素進行注入；執行步驟S6：在所述第二型離子阱接出區域形成金屬硅化物，以進行后續金屬互連工藝。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：俞柳江，
申請(專利權)人：上海華力微電子有限公司，
類型：發明
國別省市：