溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。

本發明公開了一種基于FPGA的高速組合RS編譯碼器，主要解決現有技術的可移植性差、運算速度低及糾突發錯誤弱的問題。其包括發送端緩沖模塊、控制模塊、RS碼編碼模塊、交織模塊、接收端緩沖模塊、解交織模塊、RS碼譯碼模塊七個模塊，其中在發送端緩沖...
該專利屬于西安電子科技大學所有，僅供學習研究參考，未經過西安電子科技大學授權不得商用。

詳細技術文檔下載地址

溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。