溫馨提示：您尚未登錄，請(qǐng)點(diǎn) 登陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。
本技術(shù)公開(kāi)了一種半導(dǎo)體器件，包括襯底、多個(gè)插塞結(jié)構(gòu)與多個(gè)柵極線結(jié)構(gòu)、金屬硅化物層、多個(gè)焊盤以及多個(gè)焊盤間隔。插塞結(jié)構(gòu)與柵極線結(jié)構(gòu)交替地設(shè)置在襯底上。金屬硅化物層設(shè)置在插塞結(jié)構(gòu)上并物理性接觸插塞結(jié)構(gòu)。焊盤設(shè)置在金屬硅化物層上并物理性接觸金屬硅...該專利屬于福建省晉華集成電路有限公司所有，僅供學(xué)習(xí)研究參考，未經(jīng)過(guò)福建省晉華集成電路有限公司授權(quán)不得商用。