溫馨提示：您尚未登錄，請(qǐng)點(diǎn) 登陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。
本發(fā)明涉及半導(dǎo)器件和體集成電路。本發(fā)明針對(duì)現(xiàn)有技術(shù)VDMOSFET器件工藝，用外延層作高壓器件漂移區(qū)存在的問(wèn)題，公開(kāi)了一種VDMOSFET器件制造方法，既可用于制造VDMOSFET分離器件，更適用于BCD和COM集成電路工藝中制作高壓器件。...該專利屬于電子科技大學(xué)所有，僅供學(xué)習(xí)研究參考，未經(jīng)過(guò)電子科技大學(xué)授權(quán)不得商用。