溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。

本發明提供的是降低SOI?PD?MOSFET接觸電阻和寄生電容的方法。包括在硅襯底1上外延生長SiGe層2，對中間的一段進行刻蝕，露出硅襯底1并生長外延硅層3；在外延硅層3上生長柵氧層6，在柵氧層6上淀積多晶硅柵材料，刻蝕形成柵電極7圖形，...
該專利屬于哈爾濱工程大學所有，僅供學習研究參考，未經過哈爾濱工程大學授權不得商用。

詳細技術文檔下載地址

溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。