本發明專利技術提供的是降低SOI?PD?MOSFET接觸電阻和寄生電容的方法。包括在硅襯底1上外延生長SiGe層2，對中間的一段進行刻蝕，露出硅襯底1并生長外延硅層3；在外延硅層3上生長柵氧層6，在柵氧層6上淀積多晶硅柵材料，刻蝕形成柵電極7圖形，淀積氮化硅介質層，回刻后形成柵側墻8；在源漏區上方再生長硅層9，并形成N+重摻雜的外延硅層10；對SiGe層2進行橫向選擇性腐蝕，在源漏區與硅襯底1之間形成空氣溝槽11；本發明專利技術本提供一種選擇外延生長和橫向刻蝕技術提高器件材料質量、減小閂鎖效應、簡化工藝步驟的降低SOI?PD?MOSFET接觸電阻和寄生電容的方法。
【技術實現步驟摘要】
本專利技術涉及集成電路優化設計技術，具體地說是一種降低SOI PD MOSFET接觸電阻和寄生電容的方法。
技術介紹
集成電路的高速發展是以MOS晶體管的尺寸不斷按比例縮小為基礎的，其特征尺寸的減小，不僅可以極大地提高集成電路的集成密度，還可提高電路的性能，但這也對器件的各種特性加固帶來了更大的困難。隨著集成電路的發展，集成度越來越高，這伴隨著單個晶體管的尺寸不斷減小，器件的工作電壓也越來越低，但當器件尺寸下降到Iym以下時，器件的性能就會下降。我們知道，SOI器件相對于體硅器件而言，在低的工作電壓下有更好的器件特性。這是由于SOI器件通過一層埋氧層將有源區與襯底隔離，減小了結電容。SOI作為一種全介質隔離技術，有著許多體硅技術不可比擬的優越性。同時，由于SOI器件的有源區制作在一個薄硅層中，薄膜器件要減小尺寸就得減小薄膜層的厚度。但是，隨著薄膜層厚度的減小，薄膜層的阻抗就會隨著增大，這會減小器件的電流驅動能力。若是通過減小源漏區的掩埋層來增大源漏區的膜厚，又會引起源漏與襯底之間寄生電容的增大。因此，隨著器件集成電路集成度的增大，在器件的尺寸越來越小的前提下，如何減小源漏導通電阻和寄生電容成為一個日趨重要的問題。絕緣體上硅即SOI電路具有高速、低功耗等優點，與體硅技術相比，SOI技術在抗輻照方面特別是抗單粒子效應、抗瞬態輻照和抗中子輻照等方面具有獨特的優勢，因此SOI器件和電路在航天、航空、核能利用等領域有著廣泛的應用，備受人們重視。但是由于SOI襯底的存在，其固有的一層較厚的埋氧層受到空間輻照源的輻射會俘獲空穴，導致背柵晶體管導通，引起關態電流增加，增大功耗，同時也會影響前閾值電壓等，影響了 SOI器件的抗總劑量輻照水平。因此，SOI器件在抗總劑量輻照方面，與體硅器件相比沒有優越性，SOI器件電路的抗總劑量輻照的加固也是一項非常具有挑戰性的工作。針對此問題，已經有人提出通過改變源漏區結構，在源漏區與埋氧層之間增加一層與源或漏相反摻雜的摻雜層，隔斷總劑量輻照下的背柵寄生導電溝道，增強器件的抗輻照能力。此方法結構稍顯復雜，且需不斷改變源漏的摻雜濃度等，在實現中難度較大。對此，另有專利提出，通過設計“L”型的埋氧層來隔斷背柵導電溝道，在器件的物理結構層次上來達到增強器件抗輻照的能力。但此器件的實現工藝中有許多刻蝕步驟，繁瑣且增加設計成本，且未能解決源漏導通電阻和寄生電容的改善問題，仍需改進。
技術實現思路
本專利技術的目的在于提供一種采用選擇外延生長和橫向刻蝕技術提高器件材料質量、減小閂鎖效應、簡化工藝步驟的降低部分SOI PD (全耗盡)MOSFET接觸電阻和寄生電容的方法。本專利技術的目的是這樣實現的降低SOI PD MOSFET接觸電阻和寄生電容的方法包括以下步驟①.在娃襯底I上外延生長一 SiGe層2,并對中間的一段進行刻蝕,露出娃襯底I ;②.在SiGe層2和露出的襯底上方生長外延娃層3,并對該外延娃層3進行機械拋光；③.在外延硅層3上方生長柵氧層6，在柵氧層6上淀積多晶硅柵材料，刻蝕形成柵電極7圖形，并以柵電極7為掩膜，刻蝕柵氧層6，使兩側未摻雜的外延硅層3露出，并對兩側的外延硅層3進行N型輕摻雜；④.淀積氮化硅介質層，回刻后在柵電極7及柵氧層6兩側形成柵側墻8 ； ⑤.離子注入柵側墻8兩側的外延層5，使其N+重摻雜，而柵側墻8下方的N型外延層4保持N型輕摻雜；⑥.在源漏區上方再次外延生長硅層9，拋光后使硅層9的上表面低于柵電極7的頂層，并對硅層9進行N+型摻雜，形成N+重摻雜的外延硅層10，并與N+型外延層5以及N型外延層4共同構成器件的源漏區；⑦.對SiGe層2進行橫向選擇性腐蝕，在源漏區與硅襯底I之間形成空氣溝槽11;⑧.最后進入后道工序，包括淀積鈍化層、開接觸孔以及金屬化，即可制得該器件。本專利技術方法的優點在于本專利技術的結構形成方法，采用了外延生長技術進行有源區和加厚源漏區材料的生長，簡化了不斷淀積生長的繁瑣步驟，減小了器件的接觸電阻；步驟中采用SiGe材料，SiGe埋層結構較鍺注入源復合中心技術來說不存在注入損傷的影響，所生長的外延層質量也得到了提高；對SiGe埋層的結構采用了橫向刻蝕技術，形成特殊結構，減小了器件的寄生電容，步驟簡單，不影響器件的結構性能。附圖說明圖I在SiGe及露出的襯底上生長外延硅層的工藝步驟圖；圖2在外延層上生長柵氧、淀積柵電極、生長柵側墻并完成兩側外延層摻雜的工藝步驟圖；圖3在兩側重摻雜的外延層上生長新的外延層的工藝步驟圖；圖4對新外延層進行重摻雜并對SiGe進行橫向腐蝕的工藝步驟具體實施例方式下面結合附圖舉例對本專利技術做更詳細的描述結合圖I-圖4對本專利技術N型場效應晶體管制備方法和工藝流程作進一步詳細描述。I在娃襯底I上外延生長一層SiGe層2,并選定中間一段進行刻蝕,露出娃襯底I ;SiGe層2的主要作用是降低空穴電流的體-源勢壘，從而通過增加體區空穴電流的泄放來抑制浮體效應，SiGe層2結構較鍺注入源復合中心技術來說不存在注入損傷的影響，但需要采用外延工藝；此處形成了隔斷的掩埋層，阻止了背溝道的導通；2在SiGe層2和露出的襯底上方外延生長娃層3,并對其進行機械拋光,為制作器件的有源區做準備；本專利技術提出對SiGe層2進行刻蝕，使得外延硅層3與硅襯底I形成體接觸，消除了 Kink效應，且有利于器件的散熱，同時截斷的埋氧層使得器件在總劑量輻照下抑制了背溝道導電溝道，增強了器件的抗總劑量輻照能力。3在外延硅層3上生長柵氧層6，并選定柵極位置，在柵氧層6上淀積多晶硅柵材料，刻蝕形成柵圖形7 ;以柵電極7為掩膜刻蝕柵氧層6，使兩側未摻雜的外延硅層3露出，并對其進行N型輕摻雜；4淀積氮化硅介質層，回刻后在柵電極7及柵氧層6兩側形成柵側墻8 ；5離子注入柵側墻8兩側的外延硅層5，對其N+重摻雜，形成N+重摻雜的5和N型·輕摻雜的4組成的源漏區，輕摻雜的N型外延層4位于柵側墻8的下方；6在重摻雜源漏區5上方再次生長硅層9，拋光后其上表面低于柵電極7頂層，并對其進行N+型重摻雜，摻雜濃度同下方源漏區的重摻雜濃度，則該重摻雜的外延硅層10和下方的重摻雜外延層5部分合并，相當于對外延層5進行加厚，形成新的源漏區結構，新的源漏區膜厚增大，減小了器件的接觸電阻； 7選用對SiGe材料有高選擇性的腐蝕劑對襯底上方兩側的橫向SiGe層2進行橫向腐蝕，完全腐蝕后在源漏區與硅襯底I之間形成空氣溝槽11，由于空氣溝槽已挖空，空氣的介電常數較其他介質材料相比很小，降低了源漏與襯底之間的寄生電容；8最后進入器件制作的常規后道工序，包括淀積鈍化層、開接觸孔及金屬化，即可制得上述器件。本專利技術采用選擇外延生長技術進行外延硅層3和N+重摻雜的外延硅層10的生長，提高了器件材料質量，解決了傳統工藝中采用半導體硅層淀積方法生長易形成閂鎖效應的缺陷。上述為本專利技術特舉之實施例，并非用以限定本專利技術。本專利技術提供降低源漏導通電阻、寄生電容并抗輻照的器件，其制作工藝同樣適用于普通超結結構器件以及它們的變體。在不脫離本專利技術的實質和范圍內，可做些許的調整和優化，本專利技術的保護范圍以權利要求為準。本文檔來自技高網...
【技術保護點】
一種降低SOI？PD？MOSFET接觸電阻和寄生電容的方法，其特征在于包括以下步驟：①.在硅襯底（1）上外延生長一SiGe層（2），并對中間的一段進行刻蝕，露出硅襯底（1）；②.在SiGe層（2）和露出的襯底上方生長外延硅層（3），并對該外延硅層（3）進行機械拋光；③.在外延硅層（3）上方生長柵氧層（6），在柵氧層（6）上淀積多晶硅柵材料，刻蝕形成柵電極（7）圖形，并以柵電極（7）為掩膜，刻蝕柵氧層（6），使兩側未摻雜的外延硅層（3）露出，并對兩側的外延硅層（3）進行N型輕摻雜；④.淀積氮化硅介質層，回刻后在柵電極（7）及柵氧層（6）兩側形成柵側墻（8）；⑤.離子注入柵側墻（8）兩側的外延層（5），使其N+重摻雜，而柵側墻（8）下方的外N型外延層（4）保持N型輕摻雜；⑥.在源漏區上方再次外延生長硅層（9），拋光后使硅層（9）的上表面低于柵電極（7）的頂層，并對硅層（9）進行N+型摻雜，形成N+重摻雜的外延硅層（10），并與N+型外延層（5）以及N型外延層（4）共同構成器件的源漏區；⑦.對SiGe層（2）進行橫向選擇性腐蝕，在源漏區與硅襯底（1）之間形成空氣溝槽（11）；⑧.最后進入后道工序，包括淀積鈍化層、開接觸孔以及金屬化，即可制得該器件。...
【技術特征摘要】
1.一種降低SOI PD MOSFET接觸電阻和寄生電容的方法，其特征在于包括以下步驟 ①.在娃襯底(I)上外延生長一SiGe層(2),并對中間的一段進行刻蝕,露出娃襯底(I); ②.在SiGe層(2)和露出的襯底上方生長外延娃層(3),并對該外延娃層(3)進行機械拋光； ③.在外延硅層(3)上方生長柵氧層(6)，在柵氧層(6)上淀積多晶硅柵材料，刻蝕形成柵電極(7)圖形，并以柵電極(7)為掩膜，刻蝕柵氧層(6)，使兩側未摻雜的外延硅層(3)露出，并對兩側的外延硅層(3)進行N型輕摻雜； ④.淀積氮化硅介質層，回刻后在柵電極(7)及...
【專利技術屬性】
技術研發人員：王穎，賀曉雯，曹菲，邵雷，
申請(專利權)人：哈爾濱工程大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。