本發明專利技術提供的是一種利用犧牲層的SOI?MOSFET體接觸形成方法。包括在底層半導體襯底（1）上淀積隱埋SiO2層（2），在隱埋SiO2層（2）上淀積SiGe掩蔽膜（3）；第一次刻蝕露出隱埋SiO2層（2）；第二次刻蝕保留SiGe掩蔽膜（3）右側面積大的隱埋SiO2層（2）；外延生長頂層硅膜（5）；生長柵氧化層（7），淀積多晶硅柵（8）；第三次刻蝕去除未涂膠部分的頂層硅膜（5）；第四次橫向刻蝕去除保留的SiGe掩蔽膜（3a）；外延生長補全頂層硅膜（5），P+離子注入，淀積金屬電極。本發明專利技術提供一種減少掩膜版使用，簡化制作工藝流程，降低制作成本的利用犧牲層的SOI?MOSFET體接觸形成方法。
【技術實現步驟摘要】
本專利技術涉及的是一種電子元器件的形成方法。具體的說是一種利用犧牲層的SOIMOSFET體接觸形成方法。
技術介紹
SOI技術作為一種全介質隔離技術，有著許多體硅技術不可比擬的優越性。但是SOI器件本身也存在著一些寄生效應，其中部分耗盡SOI器件的浮體效應是與體硅器件相比最大的一個問題，這也成為制約SOI技術發展與廣泛應用的原因之一。浮體效應會產生 kink效應、漏擊穿電壓降低、反常亞閾值斜率等，嚴重影響器件的性能。由于浮體效應對器件性能的影響，如何抑制浮體效應成為SOI器件研究的熱點。針對浮體效應的抑制方法可分為兩類一類是采用體接觸的方式使體區積累的空穴得到釋放，一類是從工藝的角度出發通過注入復合中心，控制少子壽命。體接觸是指使隱埋氧化層上方、硅膜底部處于電學浮空狀態的中性區域和外部相接觸，導致空穴不可能在該區域積累。傳統的體接觸方法有T型柵、H型柵和BTS結構。但是傳統的T型柵、H型柵器件的體接觸電阻隨溝道寬度的增加而增大，相應的浮體效應越顯著，雖然可以采取增加硅膜厚度的方法解決接觸電阻偏大的問題，但是隨著硅膜厚度的增力口，器件的源漏結深加大，使得體寄生電容增大，從而影響器件的性能。BTS結構是直接在源區形成P+區，這種結構使得源漏不對稱，導致源漏無法互換，進而使有效溝道寬度減小。因此如何在實現體接觸結構的同時，減小接觸電阻和寄生電容成為研究SOIMOSFET器件體接觸問題的熱點。同時由于SOI隱埋氧化層的低熱導率，SOI器件存在直流自加熱效應。隨著器件漏端電壓和柵電壓的增大，功耗增大，硅體內的溫度上升，高于環境溫度，器件中遷移率、閾值電壓、碰撞離化、浮體電位、泄漏電流、亞閾值斜率等均會受溫度的影響，由此引起器件特性的變化。而現有的大多數的體接觸結構中，對器件抗自加熱效應的研究較少。現有的通過利用溝槽的方法來實現體接觸結構的SOI MOSFET器件中，許多器件是通過在源區或漏區下方形成溝槽，將中性體區與柵電極相接實現將中性體區引出。這種方法固然可以抑制SOI MOSFET器件的浮體效應，但有時會破壞SOI MOSFET器件的隔離效果，同時在形成接觸溝槽方面，在形成方法上反復的用到掩膜版與刻蝕技術，這使得器件在制作工藝上復雜化，制作步驟繁瑣，不利于降低生產成本。
技術實現思路
本專利技術的目的在于提供一種減少掩膜版使用，簡化制作工藝流程，降低制作成本的利用犧牲層的SOI MOSFET體接觸形成方法。本專利技術的目的是這樣實現的本專利技術的利用犧牲層的SOI MOSFET體接觸形成方法包括步驟I、在底層半導體襯底I上淀積隱埋SiO2層2，在隱埋SiO2層2上淀積SiGe掩蔽膜3 ；步驟2、在SiGe掩蔽膜3上涂光刻膠4，第一次刻蝕去除大部分SiGe掩蔽膜3，露出隱埋SiO2層2，保留小部分的SiGe掩蔽膜3，使保留的SiGe掩蔽膜3兩側的隱埋SiO2層2面積不等；步驟3、再次涂膠，第二次刻蝕去除位于SiGe掩蔽膜3左側面積 偏小的隱埋SiO2層2直至露出底層半導體襯底1，保留SiGe掩蔽膜3右側面積大的隱埋SiO2層2結構；去除多余的光刻膠，之后外延生長頂層硅膜5 ；步驟4、光刻形成有源區，生長柵氧化層7，淀積多晶硅柵8，光刻多晶硅柵8，源漏端注入形成源端和漏端，其中通過注入在保留的SiGe掩蔽膜上形成源端；步驟5、在源端表面、多晶硅柵8表面和漏端表面涂光刻膠9，第三次刻蝕去除未涂膠部分的頂層硅膜5直至露出底層半導體襯底I ;步驟6、在露出的底層半導體襯底I上涂抹光刻膠，第四次橫向刻蝕去除保留的SiGe掩蔽膜3a ;去除底層半導體襯底I上的光刻膠，外延生長補全頂層硅膜5，P+離子注入，去除多余的光刻膠，淀積金屬電極。所述的底層半導體襯底I材料為硅、鍺、III V族化合物半導體材料、II VI族化合物半導體材料或其他化合物半導體材料，也能采用單晶材料。所述的單晶材料可通過摻雜使其成為η型襯底或P型襯底。本專利技術的方法的主要特點如下本專利技術的利用犧牲層的SOI MOSFET體接觸形成方法與其他單純的利用溝槽刻蝕或掩膜版刻蝕技術從器件頂層開始，通過逐層刻蝕形成體接觸結構的方法相比，本專利技術特別地利用SiGe犧牲層和外延生長技術形成體接觸結構。具體地，采用SiGe材料作為犧牲層，使離子注入后形成的源區結深與漏區結深不同，通過橫向刻蝕技術，去除SiGe犧牲層，使中性體區通過源區下方的通道與源極相連，實現體接觸。同時通過縱向刻蝕，使由外延生長得到的頂層硅膜與底層半導體襯底直接相連，器件在工作時產生的多余熱量通過頂層硅膜與底層半導體襯底的接觸面導出。這一結構不僅可以實現抗浮體效應，還能夠有效的防止自加熱效應的產生。本專利技術在簡化工藝步驟的同時，可實現體接觸，增加抗浮體效應的有效性。附圖說明圖I是刻蝕前帶有SiGe掩蔽膜和隱埋SiO2層的底層半導體襯底的示意圖；圖2是圖I結構第一次刻蝕后的截面圖；圖3是圖2結構刻蝕去除部分隱埋SiO2層、去除光刻膠，外延生長頂層硅膜的示意圖；圖4是光刻有源區、生長柵氧化層、淀積多晶硅柵，源漏端注入后的截面圖；圖5是在圖4所示結構基礎上刻蝕去除部分頂層硅膜的示意圖；圖6是在圖5所不結構上橫向刻蝕去除SiGe掩蔽膜、夕卜延生長補全頂層娃膜、P+離子注入后器件最終結構的簡略示意圖。具體實施方式下面結合附圖舉例對本專利技術做詳細的描述結合圖I。所示在底層半導體襯底I上淀積隱埋SiO2層2，在隱埋SiO2層2上淀積有SiGe掩蔽膜3。底層半導體襯底I材料可自由選擇，例如硅、鍺、III V族化合物半導體材料、II VI族化合物半導體材料或其他化合物半導體材料等，也可以采用單晶材料，對于單晶材料也可通過摻雜使其成為η型襯底或P型襯底。結合圖2。在SiGe掩蔽膜3上涂光刻膠4，使光刻膠4覆蓋SiGe掩蔽膜3的小部分面積，刻蝕去除未涂膠的SiGe掩蔽膜3直至露出隱埋SiO2層2，并使保留的SiGe掩蔽膜3a兩側的隱埋SiO2層2面積不等，分別為2a和2b。結合圖3。在保留的SiGe掩蔽膜3a的右側面積較大的隱埋SiO2層2a上涂膠保護，刻蝕去除未涂膠的位于保留的SiGe掩蔽膜3a的左側面積較小的隱埋SiO2層2b直至露出底層半導體襯底I。去除多余的光刻膠，外延生長頂層硅膜5。接觸面6是頂層硅膜5與底層半導體襯底I的接觸面。頂層硅膜5所用材料的物理性質可與底層半導體襯底材料相同，也可與底層半導體襯底材料不同。·結合圖4。光刻有源區、生長柵氧化層7、淀積多晶硅柵8、源漏端注入形成源端和漏端。其中源端的注入位置在保留的SiGe掩蔽膜3a上。結合圖5。在保留的SiGe掩蔽膜3a上方對應的源區表面、柵氧化層7和多晶硅柵8表面及漏區和漏區旁的頂層硅膜表面涂光刻膠9進行保護。刻蝕去除接觸面6上方的頂層硅膜5直至露出底層半導體襯底I。結合圖6。在圖5所示結構基礎上水平橫向刻蝕，去除保留的SiGe掩蔽膜3a，夕卜延生長補全頂層硅膜5，新生長的頂層硅膜5與底層半導體襯底I相接為接觸面10。對頂層硅膜5進行P+注入，在漏區表面、多晶硅柵8表面、源區表面淀積金屬電極11，其中源區表明的金屬電極也覆蓋小部分的頂層硅膜5。以上所述的具體實施例，對本專利技術的目的、技術方案和有益效果經行了進一步詳細說明，應注意到的是，以上所述僅為本專利技術的具體實施例，并不限制本文檔來自技高網...
【技術保護點】
一種利用犧牲層的SOI？MOSFET體接觸形成方法，其特征在于包括以下步驟：步驟1、在底層半導體襯底（1）上淀積隱埋SiO2層（2），在隱埋SiO2層（2）上淀積SiGe掩蔽膜（3）；步驟2、在SiGe掩蔽膜（3）上涂光刻膠（4），第一次刻蝕去除大部分SiGe掩蔽膜（3），露出隱埋SiO2層（2），保留小部分的SiGe掩蔽膜（3），使保留的SiGe掩蔽膜（3）兩側的隱埋SiO2層（2）面積不等；步驟3、再次涂膠，第二次刻蝕去除位于SiGe掩蔽膜（3）左側面積偏小的隱埋SiO2層（2）直至露出底層半導體襯底（1），保留SiGe掩蔽膜（3）右側面積大的隱埋SiO2層（2）結構；去除多余的光刻膠，之后外延生長頂層硅膜（5）；步驟4、光刻形成有源區，生長柵氧化層（7），淀積多晶硅柵（8），光刻多晶硅柵（8），源漏端注入形成源端和漏端，其中通過注入在保留的SiGe掩蔽膜上形成源端；步驟5、在源端表面、多晶硅柵（8）表面和漏端表面涂光刻膠（9），第三次刻蝕去除未涂膠部分的頂層硅膜（5）直至露出底層半導體襯底（1）；步驟6、在露出的底層半導體襯底（1）上涂抹光刻膠，第四次橫向刻蝕去除保留的SiGe掩蔽膜（3a）；去除底層半導體襯底（1）上的光刻膠，外延生長補全頂層硅膜（5），P+離子注入，去除多余的光刻膠，淀積金屬電極。...
【技術特征摘要】
1.一種利用犧牲層的SOI MOSFET體接觸形成方法，其特征在于包括以下步驟 步驟I、在底層半導體襯底(I)上淀積隱埋SiO2層(2)，在隱埋SiO2層(2)上淀積SiGe掩蔽膜(3)； 步驟2、在SiGe掩蔽膜(3)上涂光刻膠(4)，第一次刻蝕去除大部分SiGe掩蔽膜(3)，露出隱埋SiO2層(2)，保留小部分的SiGe掩蔽膜(3)，使保留的SiGe掩蔽膜(3)兩側的隱埋SiO2層(2)面積不等； 步驟3、再次涂膠，第二次刻蝕去除位于SiGe掩蔽膜(3)左側面積偏小的隱埋SiO2層(2)直至露出底層半導體襯底(1)，保留SiGe掩蔽膜(3)右側面積大的隱埋SiO2層(2)結構；去除多余的光刻膠，之后外延生長頂層硅膜(5)； 步驟4、光刻形成有源區，生長柵氧化層(7)，淀積多晶硅柵(8)，光刻多晶硅柵(8)，源漏端注入形成源端和漏端...
【專利技術屬性】
技術研發人員：王穎，包夢恬，曹菲，邵雷，
申請(專利權)人：哈爾濱工程大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。