不對稱外延生長及其應用制造技術

本發明專利技術提供一種形成不對稱場效晶體管的方法。該方法包括在半導體基板的頂上形成柵極結構，該柵極結構包括柵極堆疊和鄰近于柵極堆疊側壁的間隔體，且該柵極堆疊具有第一側以及與第一側相對的第二側；從柵極結構的第一側在基板中執行成角度的離子注入，從而形成鄰近于第一側的離子注入區，其中柵極結構防止成角度的離子注入到達鄰近于柵極結構的第二側的基板；以及在柵極結構的第一側和第二側在基板上執行外延生長。因此，離子注入區上的外延生長比未經歷離子注入的區域慢得多。由外延生長在柵極結構的第二側形成的源極區的高度高于由外延生長在柵極結構的第一側形成的漏極區的高度。還提供一種由此形成的半導體結構。

【技術實現步驟摘要】
【國外來華專利技術】不對稱外延生長及其應用相關申請的交叉引用本申請要求2009年11月9日提交美國專利商標局的美國專利申請（序列號為12/614,699，標題為AsymmetricEpitaxyandApplicationThereof（不對稱外延生長及其應用））的優先權，其全部內容通過引用結合于此。
本專利技術總體涉及半導體器件制造的領域，并具體涉及通過不對稱外延生長制造場效晶體管的方法。
技術介紹
由于各種集成電路器件的尺寸不斷縮小，諸如場效晶體管（FET）的晶體管隨之經歷了性能及功耗兩方面的顯著改善。這些改善很大程度上可歸因于其中使用的器件的尺寸的減小，這些器件尺寸的減小通常轉化為晶體管的增加的通過電流（through-putcurrent），減小的電容、電阻。然而，由此類型的“典型”縮減（在器件尺寸方面）帶來的性能改善進來遇到障礙，且在一些情況下當該縮減超過某一點時，由于與器件尺寸的持續減小相關聯的不可避免的漏電流以及易變性的增大而受到挑戰。通常，集成電路的功耗和性能源自且取決于集成電路可包含的器件的電容、電阻及漏電流，以及介電材料的性質等等，所述器件諸如電性結、導線。在場效晶體管的情況下，具體地，已發現漏極側的電容和源極側的電阻很大程度上影響FET的整體性能，且漏極側的電容減小以及該源極側的電阻減小可有助于進一步改善FET的性能。
技術實現思路
本專利技術的實施例提供一種形成不對稱場效晶體管的方法。該方法包括在半導體基板頂上形成柵極結構，該柵極結構包括柵極堆疊和鄰近于柵極堆疊側壁的間隔體，且柵極結構具有第一側以及與該第一側相對的第二側；從柵極結構的第一側在基板中執行成角度的離子注入，從而形成鄰近于第一側的離子注入區，其中柵極結構防止成角度的離子注入到達鄰近于柵極結構的第二側的基板；以及在柵極結構的第一側和第二側在基板上執行外延生長。在一個實施例中，執行外延生長以在柵極結構的第二側產生源極（或源極延伸）區并且在柵極結構的第一側產生漏極（或漏極延伸）區，由外延生長形成的源極區的高度高于由外延生長形成的漏極區的高度。在一個實施例中，源極區和漏極區在柵極結構的第一側和第二側覆蓋這些間隔體的至少一部分側面。根據一個實施例，該方法進一步包括在執行成角度的離子注入之前，在柵極結構的第一側和第二側形成凹陷。在一個方面中，離子注入區形成在凹陷的頂面。在另一個實施例中，執行外延生長包括在柵極結構的第一側生長漏極區，以及在柵極結構的第二側生長源極區，漏極區的高度低于源極區的高度。在一個實施例中，基板為絕緣體上硅（SOI）基板，且該方法進一步包括在源極區和漏極區中執行離子注入，其中離子注入產生PN結，該PN結向下延伸且接觸SOI基板內部的絕緣層。在另一個實施例中，執行成角度的離子注入包括將As或BF2的離子注入到鄰近于柵極結構的第一側的區域中的基板中實質上接近于基板的表面處。附圖說明通過結合附圖詳細描述本專利技術，可更充分地理解和認識本專利技術，其中：圖1為根據本專利技術實施例的形成具有不對稱的升高高度的源極/漏極的場效晶體管的方法的說明性圖示；圖2為根據本專利技術另一實施例的形成具有不對稱的升高高度的源極/漏極的場效晶體管的方法的說明性圖示；圖3為根據本專利技術又一實施例的形成具有不對稱的升高高度的源極/漏極的場效晶體管的方法的說明性圖示；圖4為根據本專利技術實施例的形成具有不對稱源極/漏極的場效晶體管的方法的說明性圖示；圖5為根據本專利技術另一實施例的形成具有不對稱源極/漏極的場效晶體管的方法的說明性圖示；圖6為根據本專利技術又一實施例的形成具有不對稱源極/漏極的場效晶體管的方法的說明性圖示；圖7為根據本專利技術又一實施例的形成具有不對稱源極/漏極的場效晶體管的方法的說明性圖示；圖8為根據本專利技術又一實施例的形成具有不對稱源極/漏極的場效晶體管的方法的說明性圖示；以及圖9為根據本專利技術實施例的外延生長速率相對于執行離子注入的劑量的測試結果的示例性圖示。應理解為了簡單且清楚地示例，未必對附圖中的元件按比例繪制。例如，為了清楚，一些元件的尺寸可相對于另外的部件被夸大。具體實施方式在下文的詳細描述中，闡述許多具體細節以提供對本專利技術的各種實施例的透徹理解。然而，應理解可以在沒有這些具體細節的情況下實施本專利技術的實施例。為了避免使得本專利技術的本質和/或實施例的描述變得模糊，在下文的詳細描述中，可將本領域中已知的一些處理步驟和/或操作可結合在一起以用于陳述和/或說明的目的，而在一些示例中可能未對本領域中已知的處理步驟和/或操作進行詳細描述。在其它示例中，可能完全不描述對本領域中已知的一些處理步驟和/或操作。另外，對一些熟知的器件處理技術可能不做詳細描述，而在一些示例中，這些器件處理技術可參考引用的其它公開論文、專利和/或專利申請，從而避免使本專利技術的本質和/或實施例的描述變得模糊。應理解，下文的描述更集中于本專利技術的各種實施例的區別特征和/或要素。圖1為根據本專利技術一個實施例的形成具有不對稱的升高高度的源極/漏極的場效晶體管（FET）的方法的說明性圖示。例如，該方法可包括提供半導體基板110，在該半導體基板上一個或多個場效晶體管可隨后形成為具有不對稱的升高高度的源極/漏極。半導體基板110可為例如硅基板、絕緣體上硅（SOI）基板或可被認為適合于在其上形成半導體器件的任何其它基板。如在圖1中，作為示例，半導體基板110示出為包括第一硅層111、在硅層111的頂上的絕緣層112及在絕緣層112的頂上的第二硅層113。絕緣層112可由二氧化硅（SiO2）、氮化硅或任何其它絕緣材料制成，而第二硅層113因為形成于絕緣體112的頂上，所以可稱為絕緣體上硅（SOI）層。接著，為了形成具有不對稱的升高高度的源極/漏極的場效晶體管100，該方法可包括通過應用前端線（front-end-of-line;FEOL）技術的一個或多個工藝在基板110的頂上形成柵極堆疊120。柵極堆疊120可至少包括柵極介電層、柵極導體層121及硬掩模層122。諸如氮化硅（SiN）硬掩模的硬掩模層122可形成于柵極導體121的頂上，以防止在后續形成FET100的源極/漏極的步驟期間在柵極導體121（其也可能為硅）的頂上的硅的潛在外延生長。在形成柵極堆疊120之后，間隔體131和間隔體132可形成于柵極堆疊120的側壁。間隔體131和間隔體132形成為界定例如柵極堆疊120左側與右側的區域，其中FET100的源極和漏極可以分別形成，如下文更詳細地描述。此處，值得注意的是，本領域的技術人員將了解如上文所描述且在下文更詳細地描述的本專利技術實施例并不限于形成FET的不對稱的源極/漏極的上述方面。除FET的源極/漏極之外，本專利技術實施例可類似地應用于其它領域，諸如應用于形成不對稱的源極/漏極延伸。例如在上述示例中，當間隔體131及間隔體132形成為具有實質上薄的厚度的偏移（off-set）間隔體時，下文描述的工藝可類似地應用于形成FET100的不對稱源極/漏極延伸來替代不對稱源極/漏極，或應用于除了形成不對稱源極/漏極之外還形成FET100的不對稱源極/漏極延伸。然而，在下文中，為了避免使本專利技術的本質變得模糊，以下的描述將主要集中于形成場效晶體管的不對稱源極/漏極。圖2為根據本專利技術另一實施例的形成具有不對稱的升高高度的源極/漏極的場效晶體管的方本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】2009.11.09 US 12/614,6991.一種方法，包括：在半導體基板(110、212/211)的頂上形成柵極結構，所述柵極結構包括柵極堆疊(120、220)和鄰近于所述柵極堆疊的側壁的多個間隔體(131/132、231/232)，且所述柵極結構具有第一側以及與所述第一側相對的第二側；從所述柵極結構的所述第一側在所述基板中執行成角度的離子注入(170、270)，從而形成鄰近于所述第一側的離子注入區(114、216)，其中所述柵極結構防止所述成角度的離子注入到達鄰近于所述柵極結構的所述第二側的所述基板；以及在所述柵極結構的該第一側和第二側在所述基板上執行外延生長(180、280)。2.如權利要求1所述的方法，其中所述執行外延生長在所述柵極結構的所述第二側產生源極區(142、242)并且在所述柵極結構的所述第一側產生漏極區(141、241)，由所述外延生長形成的所述源極區的高度高于由所述外延生長形成的所述漏極區的高度。3.如權利要求2所述的方法，其中所述源極區和所述漏極區覆蓋所述柵極結構的所述第一側和第二側的所述間隔體的至少一部分側面。4.如權利要求1所述的方法，進一步包括：在執行所述成角度的離子注入之前，在所述柵極結構的所述第一側和所述第二側產生凹陷(215)。5.如權利要求4所述的方法，其中所述離子注入區(216)形成于所述凹陷的頂面。6.如權利要求5所述的方法，其中執行所述外延生長包括：在所述柵極結構的所述第一側生長漏極區(241)以及在所述柵極結構的所述第二側生長源極區(242)，所述漏極區的高度低于所述源極區的高度。7.如權利要求6所述的方法，其中所述基板為絕緣體上硅基板，該方法進一步包括：在所述源極區和所述漏極區中執行離子注入(290)，所述離子注入產生PN結(251)，該PN結向下延伸且接觸所述絕緣體上硅基板內部的絕緣層(211)。8.如權利要求1所述的方法，其中所述執行成角度的離子注入包括：將As或BF2的離子注入到鄰近于所述柵極結構的所述第一側的區域中的所述基板中，在實質上接近于所述基板的表面處。9.如權利要求1所述的方法，進一步包括：在所述外延生長之前，在所述柵極堆疊的頂上形成硬掩模層且覆蓋所述柵極堆疊，所述硬掩模防止所述柵極堆疊的頂上的所述外延生長。10.一種方法，包括：在半導體基板(110、212/211)的頂上形成柵極結構，所述柵極結構具有第一側以及與所述第一側相對的第二側；從所述柵極結構的所述第一側執行成角度的離子注入(170、270)，從而在鄰近于所述第一側的所述基板中形成離子注入區(114、216)，其中所述柵極結構防止所述成角度的離子注入到達鄰近于所述柵極結構的所述第二側的所述基板；以及在所述柵極結構的所述第一側和第二側在所述基板上執行外延生長(180、280)。11.如權利要求10所述的方法，其中以自所述基板的法線測量大于45度的角度執行所述離子注入，且所述角度足夠大以確保鄰近于所述柵極結構的所述第二側的所述基板不接收離子注入或實質上接收極少的...

【專利技術屬性】
技術研發人員：尹海洲，汪新慧，KK錢，任志斌，
申請(專利權)人：國際商業機器公司，
類型：
國別省市：