半導體元件制造方法技術

本發明專利技術公開一種半導體元件制造方法，該制造方法包括下列步驟：提供基板，基板上方已形成硅柵極結構；對硅柵極結構的硅表面進行改性工藝，進而將該硅柵極結構的硅表面特性由疏水性改變成親水性；于該基板上方形成掩模結構；利用已進行完改性工藝的硅柵極結構與掩模結構來對基板進行摻質注入工藝；以及使用包括濕式清洗步驟的掩模結構清除工藝來去除該掩模結構。上述半導體元件制造方法中，由于硅柵極結構的表面特性已轉為親水性，使得濕式清洗步驟可順利的將灰化后的殘余物移除干凈。

【技術實現步驟摘要】

本專利技術涉及一種，尤指應用于集成電路工藝中的。
技術介紹
在集成電路中，金屬氧化物半導體晶體管是常使用的電路元件，而在制造過程中，通常皆會利用柵極結構來作為離子注入時的掩模。若是進行互補式金屬氧化物半導體晶體管工藝時，又常需要使用光致抗蝕劑材料來遮住特定區域，用以達成于基板的不同區域注入不同摻質的目的。但是，由于進行后續光致抗蝕劑材料的清洗工藝時，常常不易將基板與柵極結構表面的殘余物(residue)移除干凈，而如何改善此類不足，便是發展本專利技術的主要目的。
技術實現思路
為改善上述不足，本專利技術提供一種，其可輕易去除離子注入工藝中所使用的光致抗蝕劑材料殘余物。上述目的是通過以下技術方案實現的一種，包括下列步驟提供基板，基板上方已形成有硅柵極結構；對娃柵極結構的娃表面進行改性工藝，進而將娃柵極結構的娃表面特性由疏水性改變成親水性；于基板上方形成掩模結構；利用已進行完改性工藝的硅柵極結構與掩模結構來對基板進行摻質注入工藝；以及使用包括濕式清洗步驟的掩模結構清除工藝來去除該掩模結構。 在本專利技術另一實施例中，上述基板為硅基板，硅基板上方完成淺溝槽隔離結構，硅柵極結構與該硅基板之間有柵極介電層。在本專利技術另一實施例中，上述對硅柵極結構的表面進行的改性工藝包括下列步驟利用氧化工藝來對硅柵極結構進行處理；以及于硅柵極結構的表面形成氧化硅薄層，氧化硅薄層厚度小于20埃。在本專利技術另一實施例中，上述氧化硅薄層的厚度范圍在10至20埃之間。在本專利技術另一實施例中，上述氧化工藝為激發態氧原子氧化工藝，反應溫度范圍為200°C至300°C之間。在本專利技術另一實施例中，上述氧化工藝為爐管氧化工藝，反應溫度范圍為800°C至1100°C之間。在本專利技術另一實施例中，上述氧化工藝為化學氧化工藝，是將基板與多晶硅柵極結構浸泡于雙氧水溶液中，雙氧水溶液的溫度范圍為25°C至80°C之間。在本專利技術另一實施例中，上述于基板上方形成的掩模結構為光致抗蝕劑材料。在本專利技術另一實施例中，上述該掩模結構清除工藝包括灰化工藝(ash)，用于溫度范圍25°C至300°C之間，通入氧氣來去除以光致抗蝕劑材料完成的掩模結構。在本專利技術另一實施例中，上述摻質注入工藝包括離子注入，用以形成P型或N型的摻雜區域。在本專利技術另一實施例中，上述還包括下列步驟于基板與該硅柵極結構上方沉積間隙壁材料層；以及利用各向異性蝕刻來除去部分間隙壁材料層，用于硅柵極結構的側壁表面上形成間隙壁結構。在本專利技術另一實施例中，上述間隙壁材料層包括二氧化硅層以及氮化硅層。在上述中，由于硅柵極結構的表面特性已轉為親水性，使得濕式清洗步驟可順利的將灰化后的殘余物移除干凈。附圖說明圖IA 圖1F，其為半導體元件制作過程中的部分流程示意圖。附圖標記說明I :基板10 :氧化硅層11:淺溝槽隔離結構12:柵極介電層13 :硅柵極結構14 :氧化硅薄層15:光致抗蝕劑材料16:間隙壁材料層161 : 二氧化硅層162 :氮化硅層17:間隙壁結構19:摻雜區域具體實施例方式請參見圖IA 圖1F，其為半導體元件制造過程中的部分流程示意圖。首先，圖IA表示出于硅基板I上完成淺溝槽隔離結構11后，再于硅基板I表面制作出柵極介電層12及硅柵極結構13。其中氧化硅層10是硅柵極結構13與柵極介電層12定義完成后殘留下來的氧化硅，另外，硅柵極結構13為含硅的結構，可包括均勻或漸變或非均質的多晶硅、單晶硅、摻雜硅、硅與其他元素的外延或摻雜材料如硅鍺材料、應變硅、或上述的任意組合。又，雖然圖中所繪示的硅柵極結構13為單層結構，但其可為多層結構或上方具有介電掩模層的結構。接著，如圖IB所示，利用氧化工藝來對硅柵極結構13的表面進行改性工藝，進而將該硅柵極結構13的表面特性由疏水性改變成親水性，而該氧化工藝可以是激發態氧原子氧化工藝，反應溫度范圍為200 V至300 V之間，另外，該氧化工藝也可以是爐管氧化工藝，反應溫度范圍為800°C至1100°C之間。再者，該氧化工藝也可以是化學氧化工藝，是將該硅基板I連帶硅柵極結構13浸泡于雙氧水溶液中，該雙氧水溶液的溫度范圍為25°C至80°C之間。其結果便可于硅的表面上形成氧化硅薄層14，其厚度需小于20埃，優選厚度范圍約在10至20埃之間。厚度的限制主要是針對后續的離子注入，因為過厚的氧化硅將造成后續離子注入的困難度。本專利技術并不限于氧化改性工藝，任何可將硅表面改性為親水性表面的工藝皆落在本專利技術的范圍內。又，本專利技術可用于在制造過程中會使用到硅柵極的任何制造流程，例如硅柵極上可有額外的介電掩模層以在改性時只裸露出硅柵極的側壁；或者硅柵極只是作為虛置柵極，其在后續的工藝中會被移除而被金屬材料取代。然后，如圖IC所示，利用表面形成有氧化硅薄層14的硅柵極結構13為自行對準的掩模，并配合光致抗蝕劑材料15所完成的掩模結構來進行離子注入等的摻質注入工藝，用以形成P型或N型的摻雜區域19。摻雜區域19例如是N型輸入/輸出元件的淺摻雜區(N-type lightly doped region of input/output device,NLIO)或者 P 型輸入 / 輸出兀件的淺慘雜區(P-type lightly doped region of input/output device, PLIO)。接著，如圖ID所示，利用掩模結構清除工藝來去除光致抗蝕劑材料15(參見圖1C)等掩模結構，該清洗工藝可包括灰化工藝Oash)與濕式清洗(wet clean)等步驟,其中灰化工藝(ash)于溫度范圍25°C至300°C之間，通入氧氣來去除以該光致抗蝕劑材料完成的該掩模結構。而由于硅柵極結構13的表面已形成有氧化硅薄層14，因此表面特性已轉為親水性(hydrophilic),使得該濕式清洗步驟可順利的將灰化(ash)后的殘余物(residue)移除干凈，用以避免已知手段所產生的不足。然后如圖IE所示，在硅基板I與硅柵極結構13上方沉積間隙壁材料層16，該間隙壁材料層16可為單層材料或多層材料，本圖示出由二氧化硅層161與氮化硅層162所構成的多層材料。接著，利用各向異性蝕刻來除去部分的間隙壁材料層16，最后在硅柵極結構13側壁表面形成如圖IF所示的間隙壁結構17。而將圖IF所示的結構繼續進行后續工藝，便可完成所需的半導體元件，例如常見的金屬氧化物半導體晶體管。需說明的是，基板表面上的氧化層會陸續在濕式清洗中被移除。雖然在本文說明書中未提及這些濕式清洗，但應了解，在大多數的膜層成長前、蝕刻后會有此類清洗，因而大量消耗掉基板表面上的氧化層。 綜上所述，在本專利技術對技術進行改良后，已可有效改善已知手段的問題。雖然本專利技術已以優選實施例披露如上，然其并非用以限定本專利技術，任何本領域一般技術人員，在不脫離本專利技術的精神和范圍內，當可作些許的更動與潤飾，因此本專利技術的保護范圍當視權利要求所界定為準。權利要求1.一種，包括下列步驟 提供基板，該基板上方已形成有硅柵極結構； 對該娃柵極結構的娃表面進行改性工藝，進而將該娃柵極結構的娃表面特性由疏水性改變成親水性； 于該基板上方形成掩模結構； 利用已進行完該改性工藝的該硅柵極結構與該掩模結構來對該基板進行摻質注入工藝；以及 使用包括濕式清洗步驟的掩模結構清除工藝來去除該掩模本文檔來自技高網...

【技術保護點】
一種半導體元件制造方法，包括下列步驟：提供基板，該基板上方已形成有硅柵極結構；對該硅柵極結構的硅表面進行改性工藝，進而將該硅柵極結構的硅表面特性由疏水性改變成親水性；于該基板上方形成掩模結構；利用已進行完該改性工藝的該硅柵極結構與該掩模結構來對該基板進行摻質注入工藝；以及使用包括濕式清洗步驟的掩模結構清除工藝來去除該掩模結構。

【技術特征摘要】

【專利技術屬性】
技術研發人員：劉安淇，
申請(專利權)人：聯華電子股份有限公司，
類型：發明
國別省市：