MOS晶體管的制造方法技術

本發明專利技術提供一種MOS晶體管的制造方法，通過頂部低于所述柵氧化層底部的側墻來抑制后續輕摻雜源/漏區(LDD)離子注入后的徑向擴散，控制形成的輕摻雜源/漏(LDD)延伸區的深度，以使獲得的超淺結更淺，減小短溝道效應，降低結電容；進一步的，通過應變硅層和鍺硅層增大電荷遷移率，降低結電容和結漏電。

【技術實現步驟摘要】
本專利技術涉及半導體制造領域，尤其涉及一種MOS晶體管的制造方法。
技術介紹
隨著MOSFET器件尺寸不斷縮小，特別是進入到65納米及以下節點，MOSFET器件由于極短溝道而凸顯了各種不利的物理效應，特別是短溝道效應(SCE)，使得器件性能和可靠性退化，限制了尺寸的進一步縮小。目前，通常使用超淺結結構(結深低于IOOnm的摻雜結，USJ)，來改善器件的短溝道效應。如圖I所所示，現有技術中，通常在硅襯底100上形成柵極結構101后，采用第一離子、第二離子依次進行低能量輕摻雜源/漏區(LDD)離子注入形成輕摻雜源/漏延伸區102，達到超淺結的目的。然而，器件尺寸的進一步減小要求器件制造中形成更淺的超淺結， 器件具有更低的結電容和結漏電性能，上述工藝中已經無法滿足器件制造的要求。
技術實現思路
本專利技術的目的在于提供一種MOS晶體管的制造方法，能有利于形成更淺的超淺結，有效控制短溝道效應。為解決上述問題，本專利技術提出一種MOS晶體管的制造方法，該方法包括如下步驟提供半導體襯底；在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層；氧化所述柵極結構的側壁以形成氧化壁；以所述柵極結構及氧化壁為掩膜，去除部分所述半導體襯底；在所述半導體襯底、柵極結構以及氧化壁表面沉積介電層；刻蝕所述介電層以在柵極結構及氧化壁下方保留的半導體襯底兩側形成側墻，所述側墻的頂部低于所述柵氧化層的底部；在所述半導體襯底上形成頂部至所述柵氧化層的底部的硅外延層；以所述柵極結構及氧化壁為掩膜，在所述硅外延層中進行輕摻雜源/漏區離子注入以形成超淺結。進一步的，所述柵極結構的寬度為O. 015 μ m 10 μ m。進一步的，所述側墻頂部至所述柵氧化層底部的高度為30nm lOOnm。進一步的，所述側墻的厚度為3nm lOOnm。進一步的，所述側墻底部至所述柵氧化層底部的高度為O. 06 μ m O. 6 μ m。進一步的，所述半導體襯底為硅襯底。進一步的，在所述半導體襯底上形成柵極結構之前，還包括在所述硅襯底中注入鍺離子，快速退火形成鍺硅層； 在所述硅鍺層上形成應變硅層。進一步的，向所述硅襯底中注入鍺離子的劑量為1E15 lE16/cm2。在所述半導體襯底上形成柵極結構之前，還包括在所述硅襯底上生長鍺硅層；在所述硅鍺層上形成應變硅層。進一步的，采用硅烷和鍺烷作為源氣體，通過化學氣相沉積在所述硅襯底上生長鍺硅層。進一步的，所述鍺娃層的厚度為30nm lOOnm。 進一步的，所述應變娃層的厚度為30nm lOOnm。進一步的，以所述柵極結構及氧化壁為掩膜，刻蝕所述半導體襯底的步驟包括以所述柵極結構及氧化壁為掩膜，依次刻蝕所述應變硅層和鍺硅層。進一步的，所述側墻的底部通過向其正下方的半導體襯底注入氧而埋入所述半導體襯底中。進一步的，所述柵極結構包括氧化蓋層和氮化蓋層。進一步的，氧化所述柵極結構的側壁以形成氧化壁之后，還包括移除所述氮化蓋層。進一步的，所述介電層為氮化硅、氧化硅和氮氧化硅中的一種或多種。與現有技術相比，本專利技術提出的MOS晶體管的制造方法，通過頂部低于所述柵氧化層底部的側墻來抑制后續輕摻雜源/漏區(LDD)離子注入后的徑向擴散，控制形成的輕摻雜源/漏(LDD)延伸區的深度，有利于獲得更淺的超淺結，有效控制短溝道效應；進一步的，通過應變硅層和鍺硅層增大電荷遷移率，降低結電容和結漏電。附圖說明圖I是現有技術的一種MOS晶體管結構示意圖；圖2是本專利技術具體實施例的MOS晶體管制造工藝流程圖；圖3A至3J本專利技術具體實施例的MOS晶體管制造的剖面結構示意圖。具體實施例方式本專利技術提供一種MOS晶體管的制造方法，該方法包括如下步驟提供半導體襯底；在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層；氧化所述柵極結構的側壁以形成氧化壁；以所述柵極結構及氧化壁為掩膜，去除部分所述半導體襯底；在所述半導體襯底、柵極結構以及氧化壁表面沉積介電層；刻蝕所述介電層以在柵極結構及氧化壁下方保留的半導體襯底兩側形成側墻，所述側墻的頂部低于所述柵氧化層的底部；在所述半導體襯底上形成頂部至所述柵氧化層的底部的硅外延層；以所述柵極結構及氧化壁為掩膜，在所述硅外延層中進行輕摻雜源/漏區離子注入以形成超淺結。以下結合附圖和具體實施例對本專利技術提出的MOS晶體管的制造方法作進一步詳細說明。如圖2所示，本實施例由S201至S209所示步驟完成，下面結合圖2所示的MOS晶體管的制造工藝流程圖和圖3A 3J所示的MOS晶體管的制造工藝剖面結構示意圖對上述MOS晶體管的制造方法作詳細的描述。S201，提供硅襯底，向所述硅襯底中注入鍺離子，快速退火形成鍺硅層。參考圖3A，提供硅襯底300，向所述硅襯底300中注入鍺離子，劑量為1E15 lE16/cm2，可以在鍺離子注入過程中不斷改變注入劑量，進行非均勻注入；快速退火形成的鍺硅(SiGe)層301，為非均勻鍺摻雜的SLxGex層，厚度為30nm lOOnm。 其他實施例中，可以采用硅烷和鍺烷作為源氣體，通過化學氣相沉積在所述硅襯底300上生長鍺硅層301，化學氣相沉積時改變鍺烷的分壓力可以生長出梯度的鍺硅層301。S202，在所述硅鍺層上形成應變硅層。參考圖3B，在所述硅鍺層301上形成應變硅(Si)層302，應變硅層302可以通過在所述硅鍺層301上進行硅外延生長形成，應變硅層302的厚度為30nm lOOnm。S203,在所述應變硅層上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層。參考圖3C，在應變硅層302上依次沉積形成柵氧化層薄膜303a、多晶硅層薄膜304a、氧化蓋層薄膜305c和氮化蓋層薄膜306a。參考圖3D，可以以圖案化的光刻膠(未圖示)為掩膜，對圖3C中所示的氮化蓋層薄膜306a、氧化蓋層薄膜305c、多晶硅層薄膜304a和柵氧化層薄膜303a依次刻蝕以形成柵極結構，該圖案化的光刻膠的圖案與該MOS晶體管要求的柵極結構一致，所以，刻蝕得到的氮化蓋層306、氧化蓋層305、多晶硅層304和柵氧化層303形成柵極結構，本實施例中，所述柵極結構的寬度為O. 015 μ m 10 μ m。氮化蓋層306和氧化蓋層305在本步驟的刻蝕工藝中保護柵極結構的多晶硅層304。S204，氧化所述柵極結構的側壁以形成氧化壁。參考圖3E，氧化所述柵極結構的側壁以形成氧化壁305a，氧化壁305a主要是保護多晶硅層304和柵氧化層303在后續的刻蝕工藝中不被側向侵蝕，保持MOS晶體管的柵極結構的寬度尺寸；形成氧化壁305a之后可通過刻蝕移除氮化蓋層306，氧化蓋層305此時保護了多晶硅層304和柵氧化層303。S205，以所述柵極結構及氧化壁為掩膜，依次刻蝕所述應變硅層和鍺硅層。參考圖3F，以所述柵極結構及氧化壁為掩膜，即以所述柵氧化層303、多晶硅層304、氧化蓋層305和氧化壁305a為掩膜，依次刻蝕所述應變硅層302和鍺硅層301。本步驟中所述應變硅層302和鍺硅層301刻蝕后形成了 MOS晶體管的應變溝道區，可以增大后續溝道離子注入該應變溝道區形成的應變Si溝道的電荷遷移率，降低結電容和結漏電。S206，在所述半導體襯底、柵極結構以及氧化壁表面沉積本文檔來自技高網...

【技術保護點】
一種MOS晶體管的制造方法，其在于，包括：提供半導體襯底；在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層；氧化所述柵極結構的側壁以形成氧化壁；以所述柵極結構及氧化壁為掩膜，去除部分所述半導體襯底；在所述半導體襯底、柵極結構以及氧化壁表面沉積介電層；刻蝕所述介電層以在柵極結構及氧化壁下方保留的半導體襯底兩側形成側墻，所述側墻的頂部低于所述柵氧化層的底部；在所述半導體襯底上形成硅外延層，并平坦化所述硅外延層的頂部至所述柵氧化層的底部；以所述柵極結構及氧化壁為掩膜，在所述硅外延層中進行輕摻雜源/漏區離子注入以形成超淺結。

【技術特征摘要】
1.一種MOS晶體管的制造方法，其在于，包括 提供半導體襯底； 在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層； 氧化所述柵極結構的側壁以形成氧化壁； 以所述柵極結構及氧化壁為掩膜，去除部分所述半導體襯底； 在所述半導體襯底、柵極結構以及氧化壁表面沉積介電層； 刻蝕所述介電層以在柵極結構及氧化壁下方保留的半導體襯底兩側形成側墻，所述側墻的頂部低于所述柵氧化層的底部； 在所述半導體襯底上形成硅外延層，并平坦化所述硅外延層的頂部至所述柵氧化層的底部； 以所述柵極結構及氧化壁為掩膜，在所述硅外延層中進行輕摻雜源/漏區離子注入以形成超淺結。2.如權利要求I所述的MOS晶體管的制造方法，其特征在于，所述柵極結構的寬度為O.015 μ m 10 μ m。3.如權利要求I所述的MOS晶體管的制造方法，其特征在于，所述側墻頂部至所述柵氧化層底部的高度為30nm lOOnm。4.如權利要求I所述的MOS晶體管的制造方法，其特征在于，所述側墻的厚度為3nm lOOnm。5.如權利要求I所述的MOS晶體管的制造方法，其特征在于，所述側墻底部至所述柵氧化層底部的高度為O. 06 μ m O. 6 μ m。6.如權利要求I所述的MOS晶體管的制造方法，其特征在于，所述半導體襯底為硅襯。7.如權利要求6所述的MOS晶體管的制造方法，其特征在于，在所述半導體襯底上形成柵極結構之前，還包括 在所述硅襯底中注入鍺離子，快速退火形成鍺硅層； 在所述硅鍺層上形成應變硅層。8.如權利要...

【專利技術屬性】
技術研發人員：趙猛，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：