本發(fā)明專利技術(shù)提供一種提升接觸電阻均勻性的方法，包括：提供形成有層間介質(zhì)層的晶圓；在所述層間介質(zhì)層上形成硬掩膜層；研磨所述硬掩膜層和層間介質(zhì)層，至層間介質(zhì)層達(dá)到所需厚度。由于硬掩膜層保護(hù)作用，層間介質(zhì)層較薄的部位不會(huì)被研磨液和研磨墊的作用消耗，得到厚度更均勻的層間介質(zhì)層，進(jìn)而得到更均勻的接觸電阻的分布。有著方法簡便，工藝成本低的優(yōu)點(diǎn)。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)集成電路制造
，尤其涉及。
技術(shù)介紹
在集成電路制造技術(shù)工藝中，往往包括在晶體管等器件上沉積各種層間介質(zhì)材料，然后用各種刻蝕步驟制成穿過層間介質(zhì)材料的連接孔，在這些連接孔中沉積導(dǎo)電材料，形成集成電路的接觸和互聯(lián)。連接孔作為多層金屬層間互聯(lián)以及器件與外界電路之間連接的通道，在器件結(jié)構(gòu)組成中具有重要的作用。連接孔的接觸電阻值高低對集成電路的性能有著重要影響。 然而，本申請專利技術(shù)人在實(shí)際生產(chǎn)中發(fā)現(xiàn)，在檢測階段，連接孔的接觸電阻在晶圓中心和邊緣的值和其他部分相差較大，并且阻值較高的部位器件良率受到影響。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提供，其能解決生產(chǎn)中接觸電阻在晶圓中心和邊緣的值和其他部分相差較大，導(dǎo)致阻值較高的部位器件良率不佳。本專利技術(shù)提供，包括提供形成有層間介質(zhì)層的晶圓；在所述層間介質(zhì)層上形成硬掩膜層；研磨所述硬掩膜層和層間介質(zhì)層，至層間介質(zhì)層達(dá)到所需厚度。可選的，所述硬掩膜層的硬度大于所述層間介質(zhì)層的硬度，或者，所述硬掩膜層的研磨速率低于所述層間介質(zhì)層的研磨速率。可選的，硬掩膜層的材質(zhì)為無摻雜的硅玻璃、無摻雜的氧化硅(SiO2)或者氮化硅(Si3N4)0可選的,硬掩膜層的厚度為10納米(nm廣50納米(nm)。可選的，硬掩膜層利用化學(xué)氣相沉積的方法形成。可選的，所述介質(zhì)層的材質(zhì)為氟硅玻璃、磷硅玻璃、硼磷硅玻璃或摻雜的氧化硅(SiO2)0可選的,所述介質(zhì)層的厚度為700納米(nm廣900納米(nm)。可選的，利用化學(xué)機(jī)械研磨工藝研磨所述硬掩膜層和層間介質(zhì)層。本專利技術(shù)提供，所述提升接觸電阻均勻性的方法在層間介質(zhì)層上形成硬掩膜層再進(jìn)行研磨工藝，研磨過程中，由于硬掩膜層保護(hù)層間介質(zhì)層較薄的部位不被研磨液和研磨墊的作用消耗，在研磨結(jié)束時(shí)得到厚度更均勻的層間介質(zhì)層，進(jìn)而得到更均勻的接觸電阻的分布。附圖說明圖I為本專利技術(shù)實(shí)施例的提升接觸電阻均勻性的方法的流程圖2A 2D為本專利技術(shù)實(shí)施例的提升接觸電阻均勻性的方法的各步驟的示意圖；圖3為現(xiàn)有技術(shù)中連接孔接觸電阻示意圖；圖4為本專利技術(shù)實(shí)施例的中連接孔接觸電阻示意圖。具體實(shí)施例方式在
技術(shù)介紹
中已經(jīng)提及，在實(shí)際生產(chǎn)中，會(huì)遇到接觸電阻在晶圓中心和邊緣的值和其他部分相差較大，導(dǎo)致阻值較高的部位器件良率不佳的問題。本專利技術(shù)提供，該方法在厚度不均勻的層間介質(zhì)層上形成硬掩膜層，再對其進(jìn)行研磨，由于硬掩膜層對層間介質(zhì)層厚度較薄的部位的保護(hù)作用，研磨過后層間介質(zhì)層表面更平坦，從而使得接觸電阻更均勻。下面將結(jié)合附圖對本專利技術(shù)進(jìn)行更詳細(xì)的描述，其中表示了本專利技術(shù)的優(yōu)選實(shí)施例， 應(yīng)所述理解本領(lǐng)域技術(shù)人員可以修改在此描述的本專利技術(shù)，而仍然實(shí)現(xiàn)本專利技術(shù)的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本專利技術(shù)的限制。為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本專利技術(shù)由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。在下列段落中參照附圖以舉例方式更具體地描述本專利技術(shù)。根據(jù)下面說明和權(quán)利要求書，本專利技術(shù)的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本專利技術(shù)實(shí)施例的目的。請參考圖1，其為本專利技術(shù)實(shí)施例的提升接觸電阻均勻性的方法的流程圖，所述方法包括如下步驟步驟S021，提供形成有層間介質(zhì)層的晶圓；步驟S022，在所述層間介質(zhì)層上形成硬掩膜層；步驟S023，研磨所述硬掩膜層和層間介質(zhì)層，至層間介質(zhì)層達(dá)到所需厚度。該方法的核心思想在于，在層間介質(zhì)層上形成硬掩膜層再進(jìn)行研磨工藝，研磨過程中，由于硬掩膜層保護(hù)層間介質(zhì)層較薄的部位不被研磨液和研磨墊消耗，在研磨結(jié)束時(shí)得到厚度更均勻的層間介質(zhì)層，進(jìn)而得到更均勻的接觸電阻的分布。參照圖2A，執(zhí)行步驟S021，提供形成有層間介質(zhì)層102的晶圓101。由于工藝和晶圓本身缺陷的影響，層間介質(zhì)層102厚度常常是不均勻的，在晶圓101中心和邊緣部分往往比其他部位的厚度要薄。通常，層間介質(zhì)材質(zhì)102可以采用氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或摻雜的二氧化硅(Si02)，厚度為700納米(ηπιΓ900納米(nm)。在本實(shí)施例中，層間介質(zhì)層102的材質(zhì)為FSG，厚度為700納米(ηπιΓ900納米(nm)。常規(guī)工藝中，在沉積層間介質(zhì)層102后直接通過化學(xué)機(jī)械研磨工藝對層間介質(zhì)層102進(jìn)行研磨，使其平坦化，經(jīng)過平坦化的層間介質(zhì)層102的厚度為400納米(ηπιΓ600納米(nm)。專利技術(shù)人在實(shí)際生產(chǎn)中發(fā)現(xiàn)，在檢測階段，接觸電阻在晶圓中心和邊緣的值和其他部分相差較大，導(dǎo)致阻值較高的部位器件的良率不佳。經(jīng)過大量的研究和實(shí)驗(yàn)，專利技術(shù)人發(fā)現(xiàn)導(dǎo)致晶圓上接觸電阻不均勻的原因之一是層間介質(zhì)層102厚度不均勻?qū)е碌模矗诨瘜W(xué)機(jī)械研磨過后，晶圓101中心和邊緣部位的層間介質(zhì)層102的厚度仍會(huì)比其他部分薄。形成這樣現(xiàn)象的原因一方面是由于在化學(xué)機(jī)械研磨時(shí)，研磨液聚集在層間介質(zhì)層102較薄的部分，但是由于研磨液的侵蝕作用會(huì)產(chǎn)生消耗，另一方面，研磨墊并不是絕對平坦，在研磨過程中不可避免的也會(huì)消耗到這些部分的層間介質(zhì)層。這樣研磨結(jié)束時(shí)晶圓101中心和邊緣部位的層間介質(zhì)層102仍會(huì)比其他部分薄。參照圖3，為現(xiàn)有技術(shù)中化學(xué)機(jī)械研磨CMP之后連接孔接觸電阻示意圖。在后續(xù)的工藝中在其上形成的其他層(金屬層、介質(zhì)層等，圖中只示意性的用一層來代替，并不代表其上僅有一層結(jié)構(gòu))也會(huì)有相同的形貌。在形成連接孔305并在其沉積導(dǎo)電材料時(shí)，晶圓301中心和邊緣部分的連接孔305由于深度與晶圓301其他部分連接孔的深度不同，其接觸電阻與晶圓301上的其他部分也不同，造成接觸電阻分布不均勻的問題。并且專利技術(shù)人分析發(fā)現(xiàn)第一層的層間介質(zhì)層的厚度均勻性對接觸電阻分布的均勻性影響最大。參考圖2B，執(zhí)行步驟S022，在所述層間介質(zhì)層上形成硬掩膜層103。所述硬掩膜層103的硬度大于所述層間介質(zhì)層的硬度，或者所述硬掩膜層103的研磨速率低于所述層間介質(zhì)層的研磨速率。可以利用化學(xué)氣相沉積等方法來形成所述硬掩膜層103。由于層間介質(zhì)層102的厚度不均勻，在其上沉積的硬掩膜層103與層間介質(zhì)層102有相同的形貌分布。所述硬掩膜層優(yōu)選為無摻雜的硅玻璃(USG)、無摻雜的二氧化硅(SiO2)或氮化硅(Si3N4)等材質(zhì)，厚度為10納米(nm廣50納米(nm)。從材質(zhì)的選擇上看出，硬掩膜層103比層間介質(zhì)層102的材質(zhì)硬度更大，研磨液對硬掩膜層103的侵蝕作用較緩慢。由于不同產(chǎn)品的工藝流程中，層間介質(zhì)層102的材質(zhì)和厚度各不相同，本領(lǐng)域技術(shù)人員能根據(jù)不同的工藝需求選擇不同硬掩膜層103厚度和材質(zhì)。參考圖2C至圖2D，執(zhí)行步驟S023，研磨所述硬掩膜層103和層間介質(zhì)層102至層間介質(zhì)層102達(dá)到所需厚度。利用化學(xué)機(jī)械研磨工藝研磨所述硬掩膜層103和層間介質(zhì)層102。由于具體的工藝和要生產(chǎn)的產(chǎn)品不同，所保留的層間介質(zhì)層102的厚度也各不相同，在此不做限制。本實(shí)施例中化學(xué)機(jī)械研磨(CMP)后，層間介質(zhì)層厚度為400n本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種提升接觸電阻均勻性的方法，包括：提供形成有層間介質(zhì)層的晶圓；在所述層間介質(zhì)層上形成硬掩膜層；研磨所述硬掩膜層和層間介質(zhì)層，至層間介質(zhì)層達(dá)到所需厚度。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：孔秋東，
申請(專利權(quán))人：上海宏力半導(dǎo)體制造有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。