互連結構尾端安全間距的測試結構制造技術

本實用新型專利技術提出了一種互連結構尾端安全間距的測試結構，包括：設有多個豎條部的第一連線、與豎條部保持預定間距的第二連線、與第二連線相互平行且與第一連線保持的尾端間距均不同的第三連線、多個二極管以及晶體管，第三連線之間通過二極管相連并引出，第三連線連接晶體管的柵極，晶體管的漏極之間相連并引出。對第一連線和第二連線同時施加測試電壓使第三連線與第一連線之間發生擊穿短路現象，小于第三連線和第一連線之間間距的尾端間距處也會發生擊穿短路現象，對第一連線施加導通電壓測量晶體管漏電流即可獲得第三連線與第一連線尾端處發生擊穿短路現象的個數，從而獲取尾端安全間距。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】
【專利摘要】本技術提出了一種互連結構尾端安全間距的測試結構，包括：設有多個豎條部的第一連線、與豎條部保持預定間距的第二連線、與第二連線相互平行且與第一連線保持的尾端間距均不同的第三連線、多個二極管以及晶體管，第三連線之間通過二極管相連并引出，第三連線連接晶體管的柵極，晶體管的漏極之間相連并引出。對第一連線和第二連線同時施加測試電壓使第三連線與第一連線之間發生擊穿短路現象，小于第三連線和第一連線之間間距的尾端間距處也會發生擊穿短路現象，對第一連線施加導通電壓測量晶體管漏電流即可獲得第三連線與第一連線尾端處發生擊穿短路現象的個數，從而獲取尾端安全間距。【專利說明】互連結構尾端安全間距的測試結構
本技術涉及半導體制造領域，尤其涉及一種互連結構尾端安全間距的測試結構。
技術介紹
隨著半導體技術的不斷發展，半導體器件的特征尺寸變得越來越小，用于連接各個半導體器件的互連結構的尺寸和間距也變得越來越小。間距不斷的縮小導致形成在間距內的層間介質層的厚度也不斷縮小，極易造成互連結構內部發生擊穿短路現象，對半導體器件的性能造成極大的傷害。 因此，為了保證互連結構內部不會出現擊穿短路現象，通常情況下在半導體器件設計初期即根據設計規則(Design rule)會限定互連結構內金屬連線之間的最小間距，也稱安全間距。為了能夠監測制成的互連結構內的金屬連線是否會出現短路現象，通常會形成測試結構，用于對短路現象進行監測。 圖1是現有技術中的測試結構示意圖，請參考圖1，該測試結構用于對互連結構內的金屬連線是否會出現短路現象進行監測，具體的，測試結構包括第一連線10和第二連線20，第一連線10和第二連線20均為豎條部狀，兩者交錯排列，具體地說，第一連線10和第二連線20均包括橫條部以及與橫條部相連的多個均勻排列的豎條部，第一連線10的豎條部與第二連線20的豎條部的間距(也稱為間隙間距)為LI，第一連線10的豎條部的尾端與第二連線20的橫條部的距離(也稱為尾端間距)為L2。專利技術人發現，由于第一連線10的尾端(即第一連線10的豎條部的尾端)被第二連線20圍繞，導致此處的電場強度較高，若尾端間距L2與間隙間距LI相同，在間隙間距LI可以確保第一連線10與第二連線20之間不發生擊穿短路現象時，尾端間距L2卻無法保證第一連線10的尾端與第二連線20之間不發生擊穿短路現象，即間隙的安全間距并不能作為尾端的安全間距。 因此，現有技術中為了能夠監測出尾端的安全間距，通常會制作多個測試結構，每個測試結構中的尾端間距L2均不同，依次來找出尾端的安全間距大致范圍。然而采用這種方式雖然能夠獲得尾端的安全間距大致范圍，卻十分浪費資源，需要占用較大的芯片面積，并且增加了量測的負荷。
技術實現思路
本技術的目的在于提供一種互連結構尾端安全間距的測試結構，能夠使用一個測試結構即可準確、快捷的獲得尾端安全間距。 為了實現上述目的，本技術提出了一種互連結構尾端安全間距的測試結構，包括:第一連線、多個第二連線、與所述多個第二連線相互平行且間隔排列的多個第三連線、多個二極管以及多個晶體管，其中，所述第一連線包括一橫條部及與橫條部相連的多個均勻排列的豎條部，每個第二連線對應一個豎條部并與所述豎條部保持預定間距，多個第二連線相連并引出，多個所述第三連線的一端與所述橫條部的尾端間距各不相同，所述第三連線之間通過所述二極管相連并引出，每個第三連線的另一端分別連接一個晶體管的柵極，多個晶體管的漏極相連并引出。 進一步的,所述尾端間距由0.01 μ m變化至0.1 μ m。 進一步的，所述尾端間距變化的步長范圍是0.002 μ m?0.05 μ m。 進一步的，所述第三連線和第二連線之間的間距大于等于設計規則的最小間距。 進一步的，所述第二連線與所述豎條部的預定間距大于等于設計規則的最小間距的1.5倍。 進一步的，所述第二連線的個數比所述第三連線的個數多一個。 7、如權利要求1所述的互連結構尾端安全間距的測試結構，其特征在于，所述二極管位于所述第三連線之間，所述第三連線的個數比所述二極管的個數多一個。 進一步的，所述晶體管的個數與所述第三連線的個數相同。 進一步的，所述晶體管為CMOS晶體管。 與現有技術相比，本技術的有益效果主要體現在:在同一測試結構內，第三連線與第一連線保持的尾端間距均不同，第二連線與第一連線保持預定間距，對第一連線和第二連線同時施加測試電壓使第三連線與第一連線之間發生擊穿短路現象，小于第三連線和第一連線之間間距的尾端間距處也會發生擊穿短路現象，對第一連線施加導通電壓測量晶體管漏電流即可獲得第三連線與第一連線尾端處發生擊穿短路現象的個數，從而獲取尾端安全間距，實現僅使用一個測試結構通過少數量測即可獲得尾端安全間距的目的。 【專利附圖】【附圖說明】 圖1是現有技術中的測試結構示意圖； 圖2是本技術一實施例中互連結構尾端安全間距的測試結構的結構示意圖； 圖3是本技術一實施例中測試第二連線和第三連線之間發生擊穿短路的示意圖； 圖4是本技術一實施例中測試第三連線尾端與第一連線之間發生擊穿短路的示意圖。 【具體實施方式】 下面將結合示意圖對本技術的互連結構尾端安全間距的測試結構進行更詳細的描述，其中表示了本技術的優選實施例，應該理解本領域技術人員可以修改在此描述的本技術，而仍然實現本技術的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本技術的限制。 為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本技術由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。 在下列段落中參照附圖以舉例方式更具體地描述本技術。根據下面說明和權利要求書，本技術的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本技術實施例的目的。 請參考圖2，在本實施例中，提出了一種互連結構尾端安全間距的測試結構，包括:第一連線100、多個第二連線200、與所述第二連線200間隔設置且相互平行的多個第三連線300、多個二極管400以及多個晶體管500，其中，第一連線100包括一橫條部120及與橫條部120相連的多個均勻排列的豎條部110，所述第二連線200與所述豎條部110 —一對應，即，第二連線200的尾端對應第一連線100的豎條部110的尾端，并且所述多個第二連線200與所述豎條部110的間距(也稱為預定間距)L3均相同，所述多個第二連線200之間通過引線相連并引出作為第二施加端(Force B)，多個第三連線300的一端與所述第一連線100的橫條部120的間距(也稱為尾端間距(Line End Space))L2均不相同，所述第三連線300之間通過所述二極管400相連并引出，每個第三連線300的另一端分別連接一個晶體管50本文檔來自技高網...

【技術保護點】
一種互連結構尾端安全間距的測試結構，其特征在于，包括：第一連線、多個第二連線、與所述多個第二連線相互平行且間隔排列的多個第三連線、多個二極管以及多個晶體管，其中，所述第一連線包括一橫條部及與橫條部相連的多個均勻排列的豎條部，每個第二連線對應一個豎條部并與所述豎條部保持預定間距，多個第二連線相連并引出，多個所述第三連線的一端與所述橫條部的尾端間距各不相同，所述第三連線之間通過所述二極管相連并引出，每個第三連線的另一端分別連接一個晶體管的柵極，多個晶體管的漏極相連并引出。

【技術特征摘要】

【專利技術屬性】
技術研發人員：馮軍宏，
申請(專利權)人：中芯國際集成電路制造北京有限公司，
類型：新型
國別省市：北京;11