一種Reed?Muller邏輯電路功耗和面積優化方法技術

一種Reed?Muller邏輯電路功耗和面積優化方法,具體步驟如下：1：實現布爾邏輯電路向RM邏輯電路的極性轉換；2：進行自適應遺傳算法產生新的子代種群；3：采用輪盤賭選擇方式選出父代種群中的3/5優秀個體和子代種群中的3/5優秀個體組成中間種群；4：對中間種群進行自適應模擬退火處理；5：判斷當前的進化代數是否到達最大進化代數，若是，輸出最佳個體；否則，當前進化代數加1，執行步驟2到步驟5；通過以上步驟解決了RM邏輯電路最佳極性搜索問題，克服了原有方法收斂速度慢，容易早熟，陷入局部最優的缺點，增強了收斂性及魯棒性，提高了最優解的質量，使得RM邏輯電路的優化效果更佳。

A Reed Muller logic circuit area and power optimization method

A Reed Muller logic circuit area and power optimization method, the specific steps are as follows: 1: Boolean logic circuit to the polarity conversion RM logic circuit; 2: adaptive genetic algorithm to generate new offspring population; 3: roulette wheel selection select the parent population of 3/5 outstanding individuals and their offspring in the population 3/5 outstanding individuals among the population; 4: adaptive simulated annealing on the intermediate population; 5: judging whether the current generation reaches the maximum evolutionary algebra, if output, the best individual; otherwise, the evolution algebra plus 1, step 2 to step 5; through the above steps to solve the optimal RM logic circuit polar search problem, overcome the original method of slow convergence speed and premature convergence, to fall into the local optima, enhances the convergence and robustness, improve the quality of the optimal solution RM logic circuit optimization effect is better.

【技術實現步驟摘要】
一種Reed-Muller邏輯電路功耗和面積優化方法
本專利技術提供一種里德穆勒(即Reed-Muller，RM)邏輯電路功耗和面積優化方法，用于解決Reed-Muller邏輯電路的最佳極性搜索問題，可以實現Reed-Muller邏輯電路的功耗和面積優化。屬于Reed-Muller邏輯電路優化設計

技術介紹
任意邏輯函數均有布爾(即Boolean)邏輯和RM邏輯兩種函數實現形式，前者是基于與/或/非(即AND/OR/NOT)的形式實現，而后者是基于與/異或(即AND/XOR)或者或/異或非(即OR/XNOR)的形式實現。RM邏輯可以用更少的門實現更多的算術運算，眾所周知，邏輯展開式越精簡，電路的實現就越簡單，故需要的門電路個數就越少，從而節省大量芯片面積，提高工作頻率，降低功耗。到目前為止，集成電路優化設計大多基于Boolean邏輯，而基于RM邏輯的優化設計技術尚未成熟，但大量研究表明，在功耗、面積、速度和可測試性等多方面，RM邏輯實現形式比傳統的Boolean邏輯實現形式具有較大的優勢。RM邏輯函數有兩種主要的表示形式，分別是固定極性Reed-Muller(即FixedPolarityReed-Muller，FPRM)和混合極性Reed-Muller(即MixedPolarityReed-Muller，MPRM)表達式。對于n變量的邏輯函數有2n種不同的FPRM邏輯表達式，而n變量的邏輯函數有3n種不同的MPRM邏輯表達式，由此可知MPRM邏輯表達式的極性搜索空間大于FPRM，FPRM的極性搜索空間是MPRM邏輯電路的真子集。極性是RM邏輯電路的關鍵因素，直接決定著電路表達式的繁簡，進而影響電路的面積、功耗以及速度方面的性能。RM邏輯電路極性優化為在特定的極性空間中搜索某個(些)極性使其對應電路的某個(些)性能指標最優，通常稱該極性為最佳極性。功耗和面積是集成電路設計和優化的兩個關鍵的性能指標，對于n輸入的AND/XOR或者OR/XNOR電路功耗和面積的最小化，即在2n個固定極性或者3n個混合極性中搜索最佳極性。目前RM邏輯電路極性優化中常用的兩種方法有枚舉法和遺傳算法，但枚舉法只適用于小規模邏輯電路的優化，對大規模RM邏輯電路優化并不適合，主要局限在運行時間上，同時遺傳算法種群多樣性保持機制差、收斂速度慢、局部尋優能力弱，因此，迫切需要一種更加高效和準確的新的智能搜索算法。綜上所述，現有針對中大規模RM邏輯電路的功耗和面積優化方法存在如下問題：1)隨著RM邏輯電路輸入變量的增加，其極性搜索空間呈指數增長，單純地使用窮盡搜索算法已經不能滿足要求，需要一種高效準確求解最佳極性的智能搜索算法。2)傳統的遺傳算法雖然并行性和全局搜索能力強，但是容易早熟，陷入局部最優，并且局部搜索能力差。如果僅僅應用傳統的遺傳算法，會影響最佳極性的搜索效果。3)現有的中大規模RM邏輯電路功耗和面積優化大都采用標準的遺傳算法，其交叉率和變異率是固定不變的，存在早熟及穩定性差的缺點；而標準模擬退火算法溫度控制函數采用固定的溫度衰減系數，其收斂速度慢。
技術實現思路
本專利技術的目的在于解決當前RM邏輯電路的功耗和面積優化問題，針對當前RM邏輯電路最佳極性搜索收斂速度慢，容易早熟，陷入局部最優的問題，提出了一種新的RM邏輯電路的功耗和面積優化方法，即RM邏輯電路最佳極性智能搜索方法。并對本方法中的關鍵參數進行了自適應處理，優化了搜索的效果。本專利技術對標準遺傳算法中采用固定交叉率和變異率的情況進行了改進，不僅對遺傳因子的變化曲線進行了非線性化調整，而且可以保證改變之后的遺傳因子可以隨著種群進化的程度而隨之進行相應的變化，以此可以使得他們隨著適應度的改變而靈活的改變。本專利技術對人工神經網絡的雙曲正切函數進行了改進，使其滿足遺傳算法中交叉率和變異率的變化范圍在[0,1]之間的要求，該函數的變換如下所示：本專利技術采用上述變換后的雙曲正切函數來設計交叉率和變異率的自適應調整公式，交叉率和變異率的自適應調整公式如下所示：其中，Pcmax和Pcmin分別表示交叉率取值的最大值和最小值，Pmmax和Pmmin表示變異率取值的最大值和最小值；Pc表示遺傳算法的交叉概率，Pm表示遺傳算法的變異概率；favg表示種群的平均適應度，fmax表示種群的最大適應度，f'表示參與交叉的兩個體中較大的適應度，f表示變異個體的適應度。本專利技術根據模擬退火算法每次迭代接受新解的數量對溫度控制函數采用不同的降溫系數。當某一溫度下新個體接收數目高于界限常數時，溫度控制函數控制溫度降低的幅度大一些；當某一溫度下新個體接受的數目低于界限常數時，溫度控制函數控制溫度下降的幅度小一些。其自適應調整公式如下所示：其中，TK+1表示模擬退火算法中第K+1次的溫度；Tk表示模擬退火算法中第k次的溫度；a1和a2表示降溫系數(a1的取值大于a2)。N表示模擬退火算法每次迭代接受新解的數量；θ為一個界限常數。本專利技術將遺傳算法中父代的3/5種群的優秀個體和子代的3/5種群的優秀個體挑選出來形成中間層，對該中間層進行退火操作，選出新的染色體組成新的父代種群，再將新的父代種群應用到遺傳算法中產生新的子代。經過數次迭代后選出最佳極性。本文提出的新的RM邏輯電路功耗和面積優化方法，既保有了遺傳算法的并行性和全局搜索能力，又含有了模擬退火算法局部搜索能力強，跳出局部最優，達到全局收斂的優點。并對遺傳算法中的交叉率和變異率進行了自適應調整，增強了較差個體的變異能力，克服早熟的缺點。對模擬退火算法中的溫度控制函數進行自適應處理，使得算法更加穩健、高效，加快了算法的收斂速度。綜上所述，本專利技術一種RM邏輯電路功耗和面積優化方法,它為一種新的RM邏輯電路功耗和面積優化方法，由圖1所示，該方法具體步驟如下：步驟1：實現布爾邏輯電路向RM邏輯電路的極性轉換；步驟2：進行自適應遺傳算法產生新的子代種群；步驟3：采用輪盤賭選擇方式選出父代種群中的3/5優秀個體和子代種群中的3/5優秀個體組成中間種群；步驟4：對中間種群進行自適應模擬退火處理；步驟5：判斷當前的進化代數是否到達最大進化代數，若是，輸出最佳個體；否則，當前進化代數加1，執行步驟2到步驟5。其中，在步驟1中所述的“實現布爾邏輯電路向RM邏輯電路的極性轉換”，主要指采用列表技術實現布爾邏輯向RM邏輯電路的轉換。設要從Boolean表達式轉換到極性為m(<mnmn-1...m1>)RM邏輯表達式，第j個變量xj的極性為mj，其作法的步驟如下：步驟11：將n輸入變量的Boolean邏輯函數表達式表示成列表的形式，列表欄為1≤j≤n。列表行為<cncn-1...c1>；步驟12:針對每一個變量xj，如果mj＝2，則對xj不采取任何變化。如果mj＝0(mj＝1)，若列表行有<cn…cj+10cj-1…c1>(<cn…cj+11cj-1…c1>)，則生成新行<cn…cj+11cj-1…c1>(<cn…cj+10cj-1…c1>)；步驟13：如果新產生的行與列表中的任意一行相等，將這兩行都刪除；否則，就將新行加到原列表行的尾部。對新產生的每一行都執行上述操作；步驟14：根據mj大小調整列表欄的本文檔來自技高網...

【技術保護點】
一種Reed?Muller邏輯電路功耗和面積優化方法,其特征在于：該方法具體步驟如下：步驟1：實現布爾邏輯電路向RM邏輯電路的極性轉換；步驟2：進行自適應遺傳算法產生新的子代種群；步驟3：采用輪盤賭選擇方式選出父代種群中的3/5優秀個體和子代種群中的3/5優秀個體組成中間種群；步驟4：對中間種群進行自適應模擬退火處理；步驟5：判斷當前的進化代數是否到達最大進化代數，若是，輸出最佳個體；否則，當前進化代數加1，執行步驟2到步驟5；通過以上步驟解決了RM邏輯電路最佳極性搜索問題，克服了原有方法收斂速度慢，容易早熟，陷入局部最優的缺點，增強了收斂性及魯棒性，提高了最優解的質量，使得RM邏輯電路的優化效果更佳。

【技術特征摘要】
1.一種Reed-Muller邏輯電路功耗和面積優化方法,其特征在于：該方法具體步驟如下：步驟1：實現布爾邏輯電路向RM邏輯電路的極性轉換；步驟2：進行自適應遺傳算法產生新的子代種群；步驟3：采用輪盤賭選擇方式選出父代種群中的3/5優秀個體和子代種群中的3/5優秀個體組成中間種群；步驟4：對中間種群進行自適應模擬退火處理；步驟5：判斷當前的進化代數是否到達最大進化代數，若是，輸出最佳個體；否則，當前進化代數加1，執行步驟2到步驟5；通過以上步驟解決了RM邏輯電路最佳極性搜索問題，克服了原有方法收斂速度慢，容易早熟，陷入局部最優的缺點，增強了收斂性及魯棒性，提高了最優解的質量，使得RM邏輯電路的優化效果更佳。2.根據權利要求1所述的一種Reed-Muller邏輯電路功耗和面積優化方法,其特征在于：在步驟2中所述的“進行自適應遺傳算法產生新的子代種群”，其作法的步驟如下：步驟21：生成遺傳算法的父代種群,設種群個體數位N；步驟22：根據步驟21得到的RM邏輯電路的極性，依次實現RM邏輯電路極性間的轉換；步驟23：根據不同極性下的RM邏輯電路表達式，依次計算每個極性對應的開關活動率和面積代價，最終根據開關活動率和面積代價計算出每個極性對應的適應度值，并保留最佳個體；步驟24：根據自適應公...

【專利技術屬性】
技術研發人員：王翔，李明哲，何振學，王維克，周成，李林，
申請(專利權)人：北京航空航天大學，
類型：發明
國別省市：北京,11