基于FPGA的SRAM存儲器單粒子和充放電效應測試系統及方法技術方案

本發明專利技術提供了一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統及方法，包括：測試單元；所述測試單元包括PC機、上位機、下位機、單粒子效應模擬源、充放電效應模擬源、電磁屏蔽單元；所述PC機通過串口與上位機相連；所述上位機通過屏蔽線與下位機相連；所述下位機安放于單粒子效應模擬源或充放電模擬源的環境中；所述PC機、上位機、電源單元安裝于電磁屏蔽單元中。本發明專利技術能夠在實驗室模擬源輻照條件下獲取SRAM存儲器受單粒子效應和充放電效應綜合影響下的特征參數，如翻轉截面、翻轉曲線、翻轉閾值等信息參數，并比較器件受單粒子效應輻照后對充放電效應的影響和器件受充放電輻照后對單粒子效應的影響關系。

【技術實現步驟摘要】
基于FPGA的SRAM存儲器單粒子和充放電效應測試系統及方法
本專利技術涉及單粒子和充放電效應測試
，具體地，涉及一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統及方法，尤其涉及一種檢測SRAM存儲器因單粒子效應和充放電效應造成內部存儲數據翻轉的測試方法。
技術介紹
SRAM器件指的是靜態隨機存取存儲器(StaticRandom-AccessMemory,SRAM)，該結構的特點是只要保持通電，就能夠保持內部存儲的數據，當供電丟失時，存儲的數據也隨之消失。SRAM存儲器因其具有讀寫迅速、存儲容量大、功耗低等優勢在衛星電子系統上得到了廣泛應用，如作為星載計算機、有效載荷系統的存儲器等。然而空間輻射引起的單粒子效應和充放電效應會造成星載SRAM存儲器發生重啟、閂鎖、翻轉等故障，隨著衛星長壽命、高可靠要求逐步提升，對SRAM存儲器單粒子效應和充放電效應地面模擬試驗驗證變得至關重要。SRAM器件由充放電效應造成的內部存儲數據翻轉和由單粒子效應造成的內部存儲數據翻轉在現象上非常類似，而目前已有的SRAM存儲器空間輻射效應測試方法均只針對單粒子效應，無法評估由充放電效應誘發的故障，也不加以區分。也沒有針對SRAM存儲器單粒子和充放電綜合效應的試驗測試方法。專利文獻CN108133731A公開了一種大氣中子誘發的SRAM器件失效率檢測方法和系統，通過對SRAM陣列進行大氣中子單粒子效應檢測，獲取SRAM陣列的大氣中子單粒子效應檢測的測量數據；獲取所述SRAM陣列的總容量；根據所述測量數據以及所述SRAM陣列的總容量獲取SRAM器件失效率。該專利在結構和性能上都有待提高地空間。
技術實現思路
針對現有技術中的缺陷，本專利技術的目的是提供一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統及方法。根據本專利技術提供的一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，包括：測試單元；所述測試單元包括PC機、上位機、下位機、單粒子效應模擬源、充放電效應模擬源、電磁屏蔽單元；所述PC機通過串口與上位機相連；所述上位機通過屏蔽線與下位機相連；所述下位機安放于單粒子效應模擬源或充放電效應模擬源的環境中；所述PC機、上位機、電源單元安裝于電磁屏蔽單元中。優選地，所述PC機包括：PC硬件設備和控制軟件；所述PC機通過串口與上位機相連。PC機通過串口與含有FPGA控制芯片的上位機連接，用于將控制指令發送給上位機，對上位機進行控制，并接收來自上位機的數據、實現數據分析等功能。優選地，所述上位機包括：FPGA控制芯片、電源模塊、OSC模塊、RS422接口、與下位機通訊接口部件、Flash芯片以及JTAG接口；所述Flash芯片用于存儲上位機FPGA配置文件；所述JTAG接口用于測試和直接配置上位機FPGA；所述上位機包含FPGA控制模塊(Xilinx公司芯片)、電源模塊、OSC、RS422接口、與下位機通訊接口模塊、Flash芯片、JTAG接口等；FPGA為上位機控制芯片。優選地，所述下位機為包括：待測SRAM電路板；所述待測SRAM電路板包括：待測SRAM芯片、供電模塊、IO口。優選地，所述單粒子效應模擬源包括以下任意一個：-重離子加速器；-質子加速器；-锎源；-脈沖激光；根據實驗需要選擇合適的模擬源。優選地，所述充放電效應模擬源包括：靜電放電發生器、電子槍以及放射源，根據實驗需要選擇合適的模擬源。優選地，還包括：電源單元；所述電源單元為PC機、上位機、下位機提供各自需要的恒定電源；所述電源單元能夠對閾值大于設定電流限制保護。優選地，所述電磁屏蔽單元包括：金屬板、法拉第籠。所述電磁屏蔽單元用于芯片充放電效應測試，實現將下位機和上位機、PC機、測試設備隔離，當模擬源在下位機一端產生放電脈沖時，通過金屬板實現反射，減緩上位機、PC機和測試設備受放電脈沖干擾。根據本專利技術提供的一種基于FPGA的SRAM存儲器單粒子和充放電效應測試方法，采用所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，包括：步驟S1：在輻照試驗前搭建好測試單元，將包含待測SRAM器件的下位機設置于充放電效應模擬源環境中；步驟S2：測試系統上電；步驟S3：配置上位機FPGA控制模塊；能夠采用以下兩種方式：1)通過PC機，以JTAG接口配置；2)通過上位機板載FLASH芯片以SPI形式配置；步驟S4：向待測SRAM器件寫入測試數據。具體為PC將寫指令、寫地址和待寫入SRAM存儲器的數據(如55H)經過通信接口傳輸給上位機FPGA控制模塊；上位機FPGA控制模塊接收PC端寫入要求后，譯碼并對待測SRAM執行寫入時序，將數據傳輸給待測SRAM器件；待測SRAM器件接收上位機發送的測試數據；步驟S5：檢驗待測SRAM器件是否寫入數據成功；具體為PC將讀指令、讀地址經過通信接口傳輸給上位機FPGA控制模塊；上位機FPGA控制模塊接收PC端讀出要求后譯碼并執行讀出時序，讀取待測SRAM器件的數據，并實時傳輸給PC機；PC機接收上位機傳回的結果，與寫入數據比對。若相同，表明SRAM寫入數據成功，可進行下一步驟；若不同，表明SRAM寫入數據失敗，檢查PC機、上位機、下位機各模塊并執行步驟S2；步驟S6：啟動充放電效應模擬源進行輻照；所述充放電效應模擬源，當為靜電放電發生器時，調整靜電放電發生器放電電壓，可采用槍頭對耦合金屬板放電產生電磁脈沖經輻射傳導耦合至待測SRAM器件，也可采用槍頭直接對待測SRAM器件引腳進行注入放電耦合至器件內部；當充放電效應模擬源為電子槍或放射源時，應選取星用介質材料為被輻照對象，經電子輻照產生放電脈沖輻射或注入SRAM器件內部，采用該模擬源時，可通過調整介質材料參數來改變放電電壓閾值；步驟S7：讀取待測SRAM器件輻照后數據；具體為PC將讀指令、讀地址經過通信接口傳輸給上位機FPGA控制模塊；上位機FPGA控制模塊接收PC端讀出要求后譯碼并執行讀出時序，讀取待測SRAM器件的數據，并實時傳輸給PC機；PC機接收上位機傳回的結果，判斷PC機接收的數據與寫入數據是否一致，若不一致，表示發生了數據翻轉，記錄由充放電造成的存儲數據翻轉結果。當PC、上位機無法進行讀、寫操作時，即認為受充放電效應影響出現中斷，此時，記錄現象數據，斷開系統電源，并重新上電，執行步驟S2，并開始進行重啟檢測過程。步驟S8：若SRAM存儲器內數據未發生翻轉或翻轉數量未達到要求，重復步驟S6-步驟S7，可適當調整充放電模擬參數；若要更新SRAM存儲器內數據，重復步驟S4-步驟S7；步驟S9：當放電次數或SRAM存儲器內數據翻轉數量達到要求時停止測試，記錄充放電造成的存儲數據翻轉結果；步驟S10：移動下位機至單粒子效應模擬源環境中，并搭建測試系統；步驟S11：測試系統上電；步驟S12：配置上位機FPGA控制模塊，包含兩種方式：1)通過PC機，以JTAG接口配置；2)通過上位機板本文檔來自技高網...

【技術保護點】
1.一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，包括：測試單元；/n所述測試單元包括PC機、上位機、下位機、單粒子效應模擬源、充放電效應模擬源以及電磁屏蔽單元；/n所述PC機通過串口與上位機相連；/n所述上位機通過屏蔽線與下位機相連；/n所述下位機安放于單粒子效應模擬源或充放電效應模擬源的環境中；/n所述PC機、上位機、電源單元安裝于電磁屏蔽單元中。/n

【技術特征摘要】
1.一種基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，包括：測試單元；
所述測試單元包括PC機、上位機、下位機、單粒子效應模擬源、充放電效應模擬源以及電磁屏蔽單元；
所述PC機通過串口與上位機相連；
所述上位機通過屏蔽線與下位機相連；
所述下位機安放于單粒子效應模擬源或充放電效應模擬源的環境中；
所述PC機、上位機、電源單元安裝于電磁屏蔽單元中。


2.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述PC機包括：PC硬件設備和控制軟件；
所述PC機通過串口與上位機相連。


3.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述上位機包括：FPGA控制芯片、電源模塊、OSC模塊、RS422接口、與下位機通訊接口部件、Flash芯片以及JTAG接口；
所述Flash芯片用于存儲上位機FPGA配置文件；
所述JTAG接口用于測試和直接配置上位機FPGA。


4.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述下位機為包括：待測SRAM電路板；
所述待測SRAM電路板包括：待測SRAM芯片、供電模塊、IO口。


5.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述單粒子效應模擬源包括以下任意一個：
-重離子加速器；
-質子加速器；
-锎源；
-脈沖激光。


6.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述充放電效應模擬源包括以下任意一個：
-靜電放電發生器；
-電子槍；
-放射源。


7.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，還包括：電源單元；
所述電源單元能夠對閾值大于設定電流限制保護。


8.根據權利要求1所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，其特征在于，所述電磁屏蔽單元包括：金屬板、法拉第籠。


9.一種基于FPGA的SRAM存儲器單粒子和充放電效應測試方法，其特征在于，采用權利要求1-8所述的基于FPGA的SRAM存儲器單粒子和充放電效應測試系統，包括：
步驟S1：在輻照試驗前搭建好測試單元，將包含待測SRAM器件的下位機設置于充放電效應模擬源環境中；
步驟S2：測試系統上電；
步驟S3：配置上位機FPGA控制模塊；
步驟S4：向待測SRAM器件寫入測試數據；
步驟S5：檢驗待測SRAM器件是否寫入數據成功；
步驟S6：啟動充放電效應模擬源進行輻照；
步驟S7：讀取待測SRAM器件輻照后數據；
步驟S8：如果SRAM存儲器內數據未發生翻轉或翻轉數量未達到要求，重復步驟S6-步驟S7，調整充放電模擬參數；
如果更新SRAM存儲器內數據，重復步驟S4-步驟S7；
步驟S9：當放電次數或SRAM存儲器內數據翻轉數量達到要求時停止測試，記錄充放電造成的存儲數據翻轉結果；
步驟S10：移動下位機至單粒子效應模擬源環境中，并搭建測試系統；
步驟S11：測試系統上電；
步驟S12：配置上位機FPGA控制模塊，
步驟S13：向待測SRAM器件寫入測試數據；
步驟S14：檢驗待測SRAM器件是否寫入數據成功，若寫入數據成功，進行下一步驟；若寫入數據失敗，檢查PC機、上位機、下位機各模塊并執行步驟S13；
步驟S15：啟動單粒子效應模擬源進行輻照；
步驟S16：當輻照注量達到要求時停止輻照，同時停止測試；
步驟S17：再次移動下位機至充放電效應模擬源環境中，并搭建測試系統；
步驟S18：測試系統上電；
步驟S19：配置上位機FPGA控制模塊；...

【專利技術屬性】
技術研發人員：蘇京，徐駿，周博，曹康麗，李瑜婧，潘陽陽，高冬冬，費濤，劉剛，
申請(專利權)人：上海衛星裝備研究所，
類型：發明
國別省市：上海;31