一種含鎂鋅氧的金屬－絕緣層－半導體結構及制備工藝制造技術

一種金屬－絕緣層－半導體器件結構，其特征在于，在單晶硅襯底上的立方相ＭｇＺｎＯ薄膜為絕緣層，其器件結構為金屬電極－ＭｇＺｎＯ晶體薄膜－Ｓｉ單晶－金屬電極或金屬電極－ＭｇＺｎＯ晶體薄膜－ＳｉＯ↓［２］－Ｓｉ單晶－金屬電極。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術涉及立方相鎂鋅氧(MgZnO)晶體薄膜作為絕緣層的金屬—絕緣層—半導體(MIS)結構及制備工藝，即以其介電常數(κ)大于SiO2的立方相MgZnO為絕緣層，從而提高絕緣層的等效厚度，降低漏電流，適應微電子領域對大規模集成電路所面臨的尺寸不斷減小的要求；同時能與傳統的硅半導體器件制備工藝相兼容，屬于微電子

技術介紹
自1947年第一個晶體管面世以來，五十余年里微電子技術取得迅猛的發展，這種持續的增長在于器件的特征尺寸越來越小，單個芯片上器件越來越多，性能不斷提高。MOS場效應晶體管(MOSFET)，動態隨機存儲器(DRAM)，閃存(Flash)和鐵電隨機存儲器(FeRAM)等的特征尺寸不斷減小，對工藝和材料提出了新的要求。隨著器件特征尺寸的不斷減小，尤其當光刻線寬小于0.1μm后，絕緣層(柵氧化物層)厚度開始逐漸接近原子間距。此時，受隧道效應的影響，柵極漏電流開始成為一個不容忽視的問題。根據ITRS(International Technology Roadmap for Semiconductor)提出的行業內未來15年發展對于集成電路研發需求的共識，以SiO2作為絕緣層的MIS器件將于2005年達到可減小的理論極限值，解決這一問題的最重要途徑是采用高介電常數(κ)材料，從而實現大的等效厚度，減小漏電流。因此尋求寬禁帶、大介電常數，晶體質量好，且能與單晶硅工藝兼容的SiO2的替代材料成為該領域研究的重點?，F有的可能替代SiO2的高κ材料有如表一所列，但是它們能否適合在集成電路中的應用，須考慮到一系列評價標準，包括工藝流程、介電常數、電容、禁帶寬度、隧道漏電流效應和可靠性等因素，所以到目前為止尚很少真正得到應用。 表一2002年美國S.Choopun et al.首次成功利用脈沖激光沉積(pulsed laserdeposition，簡稱PLD)技術在白寶石襯底上外延生長立方相MgZnO(S.Choopun et al.，Realization of band gap above 5.0eV in metastablecubic-phase MgxZn1-xO alloy films，Appl.Phy.Lett.，80，1529(2002))并探討了其在光電器件領域應用的可行性。2003年我國浙江大學邱東江、吳惠楨等成功地在Si襯底上低溫生長立方相MgZnO晶體薄膜(邱東江、吳惠楨等，Characterization of cubic ZnMgO films grown on Si(111)at low substratetemperature，Chin.Phy.Lett.，Vol 20，No 4(2003)582)，本專利技術是將高介電常數(κ)立方相MgZnO晶體薄膜應用開發新的MIS器件的制備工藝。
技術實現思路
立方相MgZnO晶體材料由于其較大的介電常數ε～10.7(意味著較大的等效厚度)，較寬的禁帶寬度＞5eV(意味著較小的漏電流)，同時制備工藝簡單，易于在單晶硅上直接外延生長得到高質量的晶體薄膜，而受到關注。本專利技術目的在于尋求一種以替代傳統的SiO2絕緣層為，且與目前成熟的硅半導體器件工藝兼容的新型立方相MgZnO材料絕緣層的MIS結構元器件及其制備工藝。1.本專利技術提供的一種金屬—絕緣層—半導體(MIS)器件結構，其特征在于(1)在單晶硅襯底上的立方相MgZnO薄膜為絕緣層，其器件結構為金屬電極-MgZnO晶體薄膜-Si單晶-金屬電極或金屬電極-MgZnO晶體薄膜-SiO2-Si單晶-金屬電極。(2)按(1)所述金屬—絕緣層—半導體結構，其特征在于MgZnO材料正面電極為純Al，或Al+％2Si，或Pt/W雙層電極結構，襯底Si材料背面電極對應為純Al，或Al+％2Si，或Pt/W雙層電極結構。(3)按(1)所述的金屬—絕緣層—半導體器件結構，其特征在于單元面積0.01×0.01mm2～0.5×0.5mm2，MgZnO介質層厚度1nm～500nm，金屬電極厚度10nm～300nm。2.本專利技術采用光刻和溫法，制備工藝包括正光刻膠，經過勻膠、曝光、顯影，離子刻蝕去底膜，其特征在于1.在單晶Si上外延生長立方相MgZnO晶體薄膜，生長工藝條件參見已申請的國家專利技術專利《立方相寬禁帶MgZnO晶體薄膜的制備技術》(申請號02145307.1)。2.蒸鍍電極，制作MIS結構器件的電極，(1)超聲清洗在單晶硅襯底上生長好的立方相MgZnO晶體薄膜芯片，先用四氯化碳、然后是丙酮、再是無水乙醇清洗，最后氮氣吹干；(2)立方相MgZnO薄膜正面鍍電極，電極材料為純Al，或Al+2％Si或Pt/W復合層，采用電子束蒸發鍍電極，鍍電極時，襯底Si溫度設置為100～200℃，以提高金屬電極與襯底的粘附性，金屬電極厚度10nm～300nm。(3)Si襯底背面蒸鍍電極，制作MIS器件的背電極薄膜正面蠟封，保護MgZnO薄膜；拋光Si背面，用去離子水清洗，去除拋光引入的臟污；作歐姆接觸，電子束蒸發蒸鍍電極，電極材料為純Al，或Al+2％Si或Pt/W復合層，與(2)條件同，襯底Si溫度設置為100～200℃，金屬電極厚度10nm～300nm。3.光刻，作MIS結構器件單元圖形(1)在沉積了上述電極的MgZnO薄膜正面涂正光刻膠，厚度約為0.8～0.9μm；(2)置于熱板上前烘，干燥光刻膠，條件為70～90℃烘70～100秒；(3)光刻機曝光，曝光時間為20秒；(4)浸入顯影液顯影15秒，制作出MIS結構器件單元圖形；(5)離子刻蝕去底膜30秒。4.濕法腐蝕，制作MIS結構器件單元(1)用光刻膠將芯片Si背面封于載玻片，保護背電極；(2)浸入磷酸(H3PO4)溶液腐蝕電極圖形、MgZnO薄膜及SiO2薄膜，金屬電極Al或Al+2％Si用磷酸腐蝕，金屬Pt/W電極用HNO3∶HCl(1∶3)腐蝕，MgZnO晶體薄膜材料用1∶10的HCl/H2O腐蝕，SiO2薄膜材料用1∶10的HF/H2O腐蝕；(3)殘余的光刻膠用丙酮浸泡去除。本專利技術提出一種新型的立方MgZnO晶體薄膜為絕緣層MIS結構器件及制備工藝，從而為MgZnO材料在半導體微電子行業的應用開辟了途徑，為解決目前超大規模集成電路制造中尺寸不斷減小所帶來的理論限制提供了一種可能的途徑，而且它與傳統微電子平面加工工藝相兼容，具有現實應用的前景。附圖說明圖1、采用立方相MgZnO晶體薄膜為絕緣層的MIS結構器件(a)蒸鍍正面電極；(b)蒸鍍背面電極(c)涂正光刻膠(d)腐蝕光刻膠(e)腐蝕正面電極(f)腐蝕MgZnO絕緣層(g)浸泡去除光刻膠圖2采用立方相MgZnO晶體薄膜與SiO2材料復合層為絕緣層的MIS結構器件(a)金屬電極-MgZnO晶體薄膜-SiO2-Si單晶-金屬電極(b)金屬-MgZnO-SiO2-Si半導體MIS結構圖3MIS結構器件芯片俯視中1、正面金屬電極，2、MgZnO晶體薄膜(層)，3、單晶硅Si，4、背電極，5、光刻膠，6、SiO2薄膜(層)具體實施方式下面通過具體實施例，進一步說明本專利技術實質性特點和顯著進步，但本專利技術不僅限于實施例。實施例11.蒸鍍Al電極1.1超聲波清洗生長好的立方MgZnO晶體薄膜芯片本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種金屬一絕緣層一半導體器件結構，其特征在于，在單晶硅襯底上的立方相MgZnO薄膜為絕緣層，其器件結構為金屬電極-MgZnO晶體薄膜-Si單晶-金屬電極或金屬電極-MgZnO晶體薄膜-SiO2-Si單晶-金屬電極。2.按權利要求1所述金屬一絕緣層一半導體結構，其特征在于MgZnO材料正面電極為純Al，或Al+％2Si，或Pt/W雙層電極結構，襯底Si材料背面電極對應為純Al，或Al+％2Si，或Pt/W雙層電極結構。3.按權利要求1所述的金屬一絕緣層一半導體器件結構，其特征在于單元面積0.01×0.01mm2～0.2×0.2mm2，MgZnO介質層厚度1nm～500nm，金屬電極厚度10nm～300nm。4.按權利要求1所述金屬一絕緣層一半導體器件結構的制備工藝，采用光刻和濕法腐蝕。其特征在于(A)在單晶Si上處延生長立方相MgZnO薄膜；厚度1nm～500nm；(B)蒸鍍Ai電極制作MIS結構器件的電極(1)超聲清洗在單晶硅襯底上生長好的立方相MgZnO晶體薄膜芯片，先用四氯化碳、然后是丙酮、再是無水乙醇清洗，最后氮氣吹干；(2)立方相MgZnO薄膜正面鍍電極，電極材料為純Al，或Al+2％Si或Pt/W復合層，采用電子束蒸發鍍電極，鍍電極時，襯底Si溫度設置為100～2...

【專利技術屬性】
技術研發人員：吳惠楨，梁軍，勞燕鋒，
申請(專利權)人：中國科學院上海微系統與信息技術研究所，
類型：發明
國別省市：