【技術實現(xiàn)步驟摘要】
基于FPGA的示波功率分析儀同步采集系統(tǒng)
[0001]本專利技術屬于示波功率分析儀
，更為具體地講，涉及一種基于FPGA的示波功率分析儀同步采集系統(tǒng)。
技術介紹
[0002]示波功率分析儀在功能上同時具有了示波記錄儀和功率儀的效果。相比于功率儀能捕獲波形，實現(xiàn)用戶的觀測需求；而相比于傳統(tǒng)示波器，示波功率分析儀又可以準確地、可視化地測量各種電子設備中的功率信號，還能實現(xiàn)功率運算的需求。它將示波器的特性集成到了功率儀中，可以滿足功率測試中動態(tài)測量的需求，是復雜測試環(huán)境中極為高效且可靠的測試儀器。
[0003]就示波功率分析儀的采集系統(tǒng)而言，在非同步采樣的情況下，由于采樣率與信號頻率不是整數(shù)倍關系，導致難以確定采集到多少個數(shù)據(jù)點時剛好是原始信號的一個整周期，對非整周期的信號進行FFT分析時，會出現(xiàn)頻譜泄露和混疊的情況，從而影響功率參數(shù)的測量精度。因此示波功率分析儀的采集系統(tǒng)需要采用同步采樣，使得采集到的固定的點數(shù)內(nèi)包含整數(shù)個周期。
[0004]目前同步采樣的方法有硬件同步和軟件同步，硬件同步成本較大且精確度難以控制，目前主流的軟件同步采樣方法是先獲取信號頻率，然后根據(jù)信號頻率f0和采樣率f
s
算出當前一個周期包含的N個數(shù)據(jù)點，最后通過抽點的使得信號周期T等于采樣間隔t與采樣點數(shù)N的乘積。在測試儀器中需要保證信號的實時性，若是采用此種方式在軟件上進行同步，需要先將采集到的波形以文件的方式進行緩存，算出頻率然后取出來進行同步抽取，這很難保證信號的實時性。目前基于FPGA的同步采樣方式是先...
【技術保護點】
【技術特征摘要】
1.一種基于FPGA的示波功率分析儀同步采集系統(tǒng)，其特征在于，包括數(shù)據(jù)采集模塊、數(shù)據(jù)接收模塊、數(shù)字比較模塊、基頻測量模塊、數(shù)據(jù)緩存模塊、DDR模塊、小數(shù)抽點系數(shù)運算模塊、數(shù)據(jù)讀取模塊、小數(shù)抽點模塊、數(shù)據(jù)輸出模塊和上位機，其中數(shù)據(jù)接收模塊、數(shù)字比較模塊、基頻測量模塊、數(shù)據(jù)緩存模塊、小數(shù)抽點系數(shù)運算模塊、數(shù)據(jù)讀取模塊、小數(shù)抽點模塊、數(shù)據(jù)輸出模塊在FPGA中實現(xiàn)；數(shù)據(jù)采集模塊用于對待分析信號進行采集得到功率數(shù)據(jù)；數(shù)據(jù)采集模塊包含β張功率采集板卡，其中每張數(shù)據(jù)采集卡包含γ個模擬通道，每個模擬通道采用分辨率為δ的ADC進行模數(shù)轉換，且每個模擬通道的ADC工作在同頻同相的固定頻率F
s
下；數(shù)據(jù)采集模塊中每個功率采集板卡將γ個模擬通道采集的功率數(shù)據(jù)依次經(jīng)過校準、濾波、跨時鐘域處理后傳輸至數(shù)據(jù)接收模塊；數(shù)據(jù)接收模塊包含β個接收端口，用于接收對應功率采集板卡的γ個模擬通道功率數(shù)據(jù)，在接收完成后數(shù)據(jù)接收模塊對β*γ個模擬通道功率數(shù)據(jù)進行跨時鐘域處理后分為兩路進行輸出：一路將β*γ個模擬通道功率數(shù)據(jù)data
i
傳輸至數(shù)字比較模塊，i＝1,2,
…
,β*γ；另一路根據(jù)實際情況將β*γ個模擬通道功率數(shù)據(jù)data
i
中需要同步處理的數(shù)據(jù)劃分為同一個系統(tǒng)，將數(shù)據(jù)以系統(tǒng)的形式綁定得到K個系統(tǒng)數(shù)據(jù)DATA
k
并輸出到數(shù)據(jù)緩存模塊，k＝1,2,
…
,K，K的值根據(jù)實際需要確定；數(shù)字比較模塊用于根據(jù)上位機發(fā)送的比較電平將β*γ個模擬通道功率數(shù)據(jù)data
i
轉換為方波信號，其中每個系統(tǒng)的比較電平相同，從而得到與輸入信號同頻同相的β*γ個方波信號CARD_CNV
i
，i＝1,2,
…
,β*γ，并將β*γ個方波信號CARD_CNV
i
傳輸至基頻測量模塊；基頻測量模塊用于采用測周法在標準頻率f0下對接收到的β*γ個方波信號CARD_CNV
i
進行基波頻率測量；基頻測量模塊存在兩種工作模式：普通測頻模式和同步測頻模式，其中普通測頻模式為默認工作模式，在普通測頻模式下基頻測量模塊采用測周法對各個方波信號CARD_CNV
i
進行不間斷測頻，根據(jù)上位機設置的固定周期數(shù)Cyc_num，將連續(xù)Cyc_num個周期的測頻結果進行平均作為這Cyc_num個周期的基波頻率，每當測頻完成一次后，將測頻結果反饋至上位機，并將測頻完成信號freq_done信號拉高一個時鐘周期，然后進入下一輪測量；當基頻測量模塊檢測到上位機的同步測頻使能信號和測頻完成信號freq_done均為高時轉入同頻測頻模式，對方波信號CARD_CNV
i
進行同步測頻，同步測頻的具體方法如下：基頻測量模塊采用測周法對方波信號CARD_CNV
i
的一個周期進行測量得到基波頻率根據(jù)預先設置的基波頻率與一幀波形的緩存周期數(shù)的映射關系確定基波頻率對應的緩存周期數(shù)cyc
cache,i
，令測頻周期數(shù)cyc
fre,i
＝cyc
cache,i
?
Δ，Δ是用于將測頻過程和緩存過程同步的延時周期數(shù)，根據(jù)實際情況設置；然后基頻測量模塊采用測周法對方波信號CARD_CNV
i
后續(xù)cyc
fre,i
?
1個周期進行測量得到基波頻率，將cyc
fre,i
個周期測得的基波頻率進行平均，得到本輪數(shù)據(jù)緩存時的基波頻率f
1,i
；每當測頻完成一次后，將基波頻率f
1,i
發(fā)送至小數(shù)抽點模塊和上位機，并將對應通道的測頻完成信號freq_done
i
信號拉高一個時鐘周期，然后進入下一輪測量；數(shù)據(jù)緩存模塊包括K個數(shù)據(jù)緩存單元，每個數(shù)據(jù)緩存單元用于在檢測到同步測頻使能信號和對應系統(tǒng)中代表通道的測頻完成信號均為高時，將對應系統(tǒng)中各個模擬通道功率數(shù)
據(jù)data
i
緩存至DDR模塊，其中各個系統(tǒng)數(shù)據(jù)中的代表通道根據(jù)實際需要選擇；DDR模塊用于對K個系統(tǒng)數(shù)據(jù)進行緩存；小數(shù)抽點系數(shù)運算模塊用于根據(jù)接收到的各個模擬通道功率數(shù)據(jù)data
i
的基波頻率f
1,i
計算對應的小數(shù)抽點系數(shù)N
i
，具體方法為：計算定頻模式下一個周期的采樣點數(shù)N
i,1
：記從上位機接收的一個周期的固定采樣點數(shù)為N2，采用如下公式計算得到抽點系數(shù)N
i
：計算完成后拉高對應模擬通道的小數(shù)抽點系數(shù)運算完成標志信號，將采樣點數(shù)N
i,1
發(fā)送給小數(shù)抽點模塊，并將每個系統(tǒng)中代表通道的小數(shù)抽點系數(shù)作為該系統(tǒng)的小數(shù)抽點系數(shù)N
k
發(fā)送給數(shù)據(jù)讀取模塊；數(shù)據(jù)讀取模塊包括用于K個數(shù)...
【專利技術屬性】
技術研發(fā)人員：許波，陳凱，毛為聰，鄒松庭，顏雁軍，
申請(專利權)人：電子科技大學，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。