一種NRZI編碼的并行設(shè)計(jì)電路制造技術(shù)

本發(fā)明專利技術(shù)提供一種NRZI編碼的并行設(shè)計(jì)電路，由一個(gè)二選一選擇器和八個(gè)同或運(yùn)算單元構(gòu)成，輸入位寬為8比特。二選一選擇器在同步信號(hào)sync的控制下輸入NRZI編碼運(yùn)算的初始值，八個(gè)同或運(yùn)算單元XNOR采樣外部輸入的八位數(shù)據(jù)，同時(shí)進(jìn)行同或運(yùn)算并產(chǎn)生運(yùn)算結(jié)果。通過本發(fā)明專利技術(shù)提供的方案，能降低電路工作時(shí)鐘頻率，同時(shí)有效降低電路的功耗。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及ー種NRZI編碼電路，尤其涉及ー種NRZI并行設(shè)計(jì)電路。
技術(shù)介紹
隨著電子技術(shù)的發(fā)展，USB設(shè)備已經(jīng)大量應(yīng)用于日常生活中。USB技術(shù)采用串行總線，數(shù)據(jù)逐位依次傳送。USB系統(tǒng)中數(shù)據(jù)傳輸采用反向非歸零(Non Return to ZeroInvert,簡(jiǎn)稱“NRZI ”)編碼方式，這種編碼方式既能保證數(shù)據(jù)傳送的完整性，又不需獨(dú)立的時(shí)鐘信號(hào)和數(shù)據(jù)一起發(fā)送。當(dāng)遇到O電平信號(hào)時(shí)NRZI編碼數(shù)據(jù)流發(fā)生跳變，而遇到I電平信號(hào)時(shí)保持不變。數(shù)據(jù)流中的跳變使解碼器可以與收到的數(shù)據(jù)保持同歩，因而不必提供獨(dú)立的時(shí)鐘信號(hào)。大多數(shù)情況下，NRZI編碼與位填充一起使用，因?yàn)椹`長(zhǎng)串的連續(xù)I將會(huì)導(dǎo)致無電 平跳變，從而引起接收器最終丟失同步信號(hào)，解決辦法是采用位填充技木。即在連續(xù)傳輸六個(gè)I的情況下填充ー個(gè)0，使得NRZI編碼數(shù)據(jù)流中發(fā)生跳變，這就確保接收器至少可以在每七個(gè)的時(shí)間間隔內(nèi)從數(shù)據(jù)流中會(huì)檢測(cè)到一次跳變，從而使接收器和傳送的數(shù)據(jù)保持同歩。UTMI (USB2. O Transceiver Macrocell Interface)發(fā)送端負(fù)責(zé)在 NRZI 編碼前的數(shù)據(jù)流中插入ー個(gè)O電平，即填充位操作；UTMI接收端須在NRZI解碼后的數(shù)據(jù)中，當(dāng)出現(xiàn)六個(gè)連續(xù)I電平后，把其后的ー個(gè)O電平給抽取出來丟棄，即位抽取操作。如果六個(gè)連續(xù)的I后，跟隨的不是O而是1，則產(chǎn)生錯(cuò)誤，產(chǎn)生出錯(cuò)信號(hào)。傳統(tǒng)的NRZI編碼采用串行設(shè)計(jì)來實(shí)現(xiàn)的，由于高速模式下，USB的數(shù)據(jù)率是480Mbps，在串行處理NRZI編碼操作吋，需要的工作時(shí)鐘為480MHz，極大地増加了電路的功耗。為能有效降低電路功耗，本專利技術(shù)_在提供ー種并行設(shè)計(jì)方法，降低功耗同時(shí)能滿足電路需求。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)目的提供ー種NRZI編碼的并行設(shè)計(jì)電路，由ニ選ー選擇器和多個(gè)同或運(yùn)算單元組合構(gòu)成。本專利技術(shù)技術(shù)方案，在降低時(shí)鐘頻率的同時(shí)，能有效大幅降低電路的功耗，滿足應(yīng)用需求。ー種NRZI編碼的并行設(shè)計(jì)電路，由ニ選ー選擇器和多個(gè)同或運(yùn)算單元構(gòu)成。ニ選ー選擇器，根據(jù)不同的控制信號(hào)選擇輸出值；同或運(yùn)算單元，由多個(gè)同或運(yùn)算單元構(gòu)成，用于進(jìn)行同或運(yùn)算；本專利技術(shù)采用一個(gè)ニ選一選擇器和八個(gè)同或運(yùn)算單元，輸入位寬為8比持。ニ選ー選擇器在同步信號(hào)sync的控制下輸入NRZI編碼運(yùn)算的初始值，八個(gè)同或運(yùn)算模単元采樣外部輸入的八位數(shù)據(jù)，同時(shí)進(jìn)行同或運(yùn)算并產(chǎn)生運(yùn)算結(jié)果。整個(gè)電路由各組合電路構(gòu)成，并行傳輸?shù)臄?shù)據(jù)能同時(shí)完成運(yùn)算，并輸出結(jié)果。通過本專利技術(shù)提供的內(nèi)容，在傳統(tǒng)電路設(shè)計(jì)中采用高速傳輸時(shí)，其時(shí)鐘頻率能降低1/8，井能較大程度降低電路中的功耗。附圖說明圖I本專利技術(shù)提供的NRZI編碼的并行設(shè)計(jì)電路結(jié)構(gòu)圖具體實(shí)施例方式以下結(jié)合附圖，對(duì)本專利技術(shù)提出的內(nèi)容進(jìn)行詳細(xì)的描述。圖I給出了 NRZI編碼的并行設(shè)計(jì)電路的基本結(jié)構(gòu)圖，如圖中所示，八個(gè)同或XNOR運(yùn)算單元分別為同或XN0R0、同或XNORl、同或XN0R2、同或XN0R3、同或XN0R4、同或XN0R5、同或XN0R6以及同或XN0R7。二選一選擇器MUX在同步信號(hào)sync的控制下輸入NRZI編碼運(yùn)算的初始值，由八個(gè)同或XNOR運(yùn)算單元采樣外部輸入的八位數(shù)據(jù)，同時(shí)進(jìn)行同或運(yùn)算并產(chǎn)生運(yùn)算結(jié)果。 當(dāng)數(shù)據(jù)和信號(hào)輸入時(shí)，電路首先通過同步信號(hào)sync判斷當(dāng)前這一字節(jié)的數(shù)據(jù)是否為第一字節(jié)數(shù)據(jù)。如果sync為l’bl，則表明當(dāng)前這一字節(jié)的數(shù)據(jù)是第一字節(jié)數(shù)據(jù)，把預(yù)先設(shè)置或外部輸入的初始值輸入到同或XNORO單元，若否，則表明當(dāng)前這一字節(jié)的數(shù)據(jù)不是第一字節(jié)數(shù)據(jù)，把前一周期運(yùn)算結(jié)果dout7輸入到同或XNORO單元。與此同時(shí)，把外部輸入的并行數(shù)據(jù)din [7:0]分別按位輸入到不同的同或XNOR單元。其中，dinO表示din [7:0]中的第I位數(shù)據(jù)，dinl表示din [7:0]中的第2位數(shù)據(jù)，din2表示din [7:0]中的第3位數(shù)據(jù)，din3表示din [7:0]中的第4位數(shù)據(jù)，din4表示din [7:0]中的第5位數(shù)據(jù)，din5表示din [7:0]中的第6位數(shù)據(jù),din6表示din[7:0]中的第7位數(shù)據(jù),din7表示din [7:0]中的第8位數(shù)據(jù)；通過與前一位的輸出結(jié)果進(jìn)行同或運(yùn)算，產(chǎn)生出當(dāng)前這一位的輸出結(jié)果，并通過dout[7:0]輸出。其中dout7反饋到二選一選擇器MUX,以用來做下一次NRZI編碼運(yùn)算，從而使得并行的數(shù)據(jù)能同時(shí)完成運(yùn)算并產(chǎn)生輸出結(jié)果，其中，doutO表示dout [7:0]中的第I位數(shù)據(jù)，doutl表示dout[7:0]中的第2位數(shù)據(jù)，dout2表示dout [7:0]中的第3位數(shù)據(jù)，dout3表示dout [7:0]中的第4位數(shù)據(jù)，dout4表示dout [7:0]中的第5位數(shù)據(jù)，dout5表示dout [7:0]中的第6位數(shù)據(jù)，dout6表示dout [7:0]中的第7位數(shù)據(jù)，dout7表示dout [7:0]中的第8位數(shù)據(jù)。本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
1.一種NRZI編碼的并行設(shè)計(jì)電路，其特征在于所述電路由二選一選擇器和多個(gè)同或運(yùn)算單元構(gòu)成。2.如權(quán)利要求I所述的一種NRZI編碼的并行設(shè)計(jì)電路，其特征在于所述電路輸入位寬為八比特，同或運(yùn)算單元為八個(gè)。3.如權(quán)利要求I或2所述的一...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：左耀華，
申請(qǐng)(專利權(quán))人：上海華虹集成電路有限責(zé)任公司，
類型：發(fā)明
國(guó)別省市：