LED芯片的結(jié)構(gòu)制造技術(shù)

本實用新型專利技術(shù)提供了一種LED芯片的結(jié)構(gòu)，包括由下至上依次疊置的襯底、N型氮化鎵層、量子阱、P型氮化鎵層、第一電流阻擋層和透明導(dǎo)電層，N型氮化鎵層、量子阱和P型氮化鎵層的部分蝕刻去除并形成第一側(cè)壁，還包括第二電流阻擋層，第二電流阻擋層覆蓋第一側(cè)壁表面。本實用新型專利技術(shù)提供的LED芯片中設(shè)置的第二電流阻擋層能在生產(chǎn)過程中，保護(hù)LED芯片的PN結(jié)，避免雜質(zhì)沾染其上，進(jìn)而減少LED芯片的漏電問題。（*該技術(shù)在2022年保護(hù)過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

本技術(shù)涉及發(fā)光二極管(LED)芯片領(lǐng)域，特別地，涉及一種LED芯片的結(jié)構(gòu)。
技術(shù)介紹
以普遍的正裝GaN基LED芯片制作方法為例，一般包含臺面的形成、透明導(dǎo)電層的形成、電極的形成、保護(hù)層的形成這四個主要步驟。近年來隨著光效的需求和技術(shù)的提升，在此基礎(chǔ)上又出現(xiàn)了電流阻擋層結(jié)構(gòu)。電流阻擋層是指限制電流在P型GaN層中流通，從而優(yōu)化電流路徑，以達(dá)到提高電流分布效率的目的。電流阻擋層主要設(shè)置在P電極以及透明導(dǎo)電層的下方，以限制電流在P電極下方的流通，避免P電極下方發(fā)射出來的光因不能被反射取出而造成LED的光損失。電流阻擋層還能間接提高發(fā)光區(qū)的電流密度以增加光效?，F(xiàn)有的電流阻擋層多為絕緣、透明或具備反射功能的薄膜。該層的設(shè)置增亮效果較好，尤其適于中大功率芯片。·在LED芯片的生產(chǎn)過程中，常需采用電漿化學(xué)蝕刻法將LED芯片的一側(cè)部分區(qū)域蝕刻去除，被蝕刻區(qū)域的側(cè)壁為PN結(jié)。在后續(xù)的生產(chǎn)過程中，為了幫助電流在P型半導(dǎo)體層內(nèi)擴(kuò)散，往往需要采用濺鍍、電子束蒸鍍、熱阻蒸發(fā)、沉積等方式在其表面生長一層透明導(dǎo)電層(TCL)，經(jīng)過光刻、蝕刻等工藝處理后形成特定的形狀(透明電極)。以制作橫向結(jié)構(gòu)的芯片為例，該工序必不可少。而如果光刻及濕法蝕刻條件控制不好或清洗不徹底，則會造成芯片中缺陷增多、雜質(zhì)離子或顆粒殘留而這些現(xiàn)象均容易發(fā)生在PN結(jié)的位置從而導(dǎo)致漏電情況的發(fā)生。電漿化學(xué)蝕刻后的芯片表面，裸露的MESA側(cè)壁(PN結(jié))更容易產(chǎn)生缺陷或殘留雜質(zhì)，在微觀上會形成P和N的直接導(dǎo)通而“短路”。而蝕刻后的PN結(jié)上容易沾染雜質(zhì)，這些雜質(zhì)使P型氮化鎵層和N型氮化鎵層在微觀上形成直接導(dǎo)通。使得LED芯片內(nèi)部類似“短路”。此時芯片在微安級電流下的漏電量增大，芯片性能受影響。這種影響在中大尺寸芯片中尤為嚴(yán)重。
技術(shù)實現(xiàn)思路
本技術(shù)目的在于提供一種LED芯片的結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中PN結(jié)易沾染雜質(zhì)造成P型氮化鎵層與N型氮化鎵層之間直接聯(lián)通的問題。為實現(xiàn)上述目的，本技術(shù)提供了一種LED芯片的結(jié)構(gòu)，包括由下至上依次疊置的襯底、N型氮化鎵層、量子阱、P型氮化鎵層、第一電流阻擋層和透明導(dǎo)電層，N型氮化鎵層、量子阱和P型氮化鎵層的一側(cè)蝕刻去除并形成第一側(cè)壁，還包括第二電流阻擋層，第二電流阻擋層覆蓋第一側(cè)壁表面。進(jìn)一步地，第二電流阻擋層包覆LED芯片的外側(cè)壁。進(jìn)一步地，還包括P電極和N電極，P電極設(shè)置于透明導(dǎo)電層頂上并與第一電流阻擋層對齊；N電極設(shè)置于N型氮化鎵層蝕刻后裸露出的區(qū)域的頂上。進(jìn)一步地，第一電流阻擋層和第二電流阻擋層為氧化硅層、氮化硅層或布拉格反射層。本技術(shù)具有以下有益效果本技術(shù)提供的LED芯片中設(shè)置的第二電流阻擋層能在生產(chǎn)過程中，保護(hù)LED芯片的PN結(jié)，避免雜質(zhì)沾染其上，進(jìn)而減少LED芯片的漏電問題。除了上面所描述的目的、特征和優(yōu)點之外，本技術(shù)還有其它的目的、特征和優(yōu)點。下面將參照圖，對本技術(shù)作進(jìn)一步詳細(xì)的說明。附圖說明構(gòu)成本申請的一部分的附圖用來提供對本技術(shù)的進(jìn)一步理解，本技術(shù)的示意性實施例及其說明用于解釋本技術(shù)，并不構(gòu)成對本技術(shù)的不當(dāng)限定。在附圖中圖I是本技術(shù)優(yōu)選實施例的LED芯片的主視示意圖；以及 圖2是本技術(shù)優(yōu)選實施例的LED芯片的俯視示意圖。具體實施方式以下結(jié)合附圖對本技術(shù)的實施例進(jìn)行詳細(xì)說明，但是本技術(shù)可以由權(quán)利要求限定和覆蓋的多種不同方式實施。如圖I所示，本技術(shù)提供的LED芯片的結(jié)構(gòu)，包括襯底11、形成于襯底11頂上的N型氮化鎵層12、形成于N型氮化鎵層12頂上的量子阱13、形成于量子阱13頂上的P型氮化鎵層14、形成于P型氮化鎵層14頂上部分區(qū)域的第一電流阻擋層21、透明導(dǎo)電層15、P電極31、N電極32和第二電流阻擋層22。P型氮化鎵層14、N型氮化鎵層12和量子阱13的部分區(qū)域通過化學(xué)蝕刻法等常用方法去除，直至N型氮化鎵層12的頂部裸露時止，此時形成第一側(cè)壁23。第一側(cè)壁23為P型氮化鎵層14、量子阱13和N型氮化鎵層12由上至下依次堆疊形成。如圖I和2所示，第二電流阻擋層22覆蓋于第一側(cè)壁23表面上，同時包覆整個LED芯片的外側(cè)壁。第一電流阻擋層21設(shè)置于P型氮化鎵層14的頂上。透明導(dǎo)電層15設(shè)置于P型氮化鎵層14的頂上，并包覆第一電流阻擋層21。P電極31設(shè)置在透明導(dǎo)電層15的頂面上并與第一電流阻擋層21對齊。N電極32設(shè)置于被蝕刻區(qū)域裸露出來的N型氮化鎵層12頂上。第一、第二電流阻擋層21、22可為氧化硅、氮化硅形成或為布拉格反射層。在生產(chǎn)過程中先形成第二電流阻擋層22再進(jìn)行后續(xù)工序。形成透明導(dǎo)電層15時，常出現(xiàn)透明導(dǎo)電層蝕刻不凈、光刻對位偏移及光刻圖形等破損，這種過程缺陷會形成“短路”造成漏電。設(shè)置第二電流阻擋層22后，即使透明導(dǎo)電層15存在各種破損也無法直接連通P型氮化鎵層14和N型氮化鎵層12，故可降低漏電量。第二電流阻擋層22在常規(guī)電流阻擋層的形成過程中形成，無需外加其他層，也無需增加其他工序，避免增加其他結(jié)構(gòu)使得所得LED芯片結(jié)構(gòu)過于復(fù)雜，并簡化工藝。以上所述僅為本技術(shù)的優(yōu)選實施例而已，并不用于限制本技術(shù)，對于本領(lǐng)域的技術(shù)人員來說，本技術(shù)可以有各種更改和變化。凡在本技術(shù)的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本技術(shù)的保護(hù)范圍之內(nèi)。權(quán)利要求1.一種LED芯片的結(jié)構(gòu)，包括由下至上依次疊置的襯底(11)、N型氮化鎵層(12)、量子阱(13)、P型氮化鎵層(14)、第一電流阻擋層(21)和透明導(dǎo)電層(15)，所述N型氮化鎵層(12)、量子阱(13)和P型氮化鎵層(14)的一側(cè)蝕刻去除并形成第一側(cè)壁(23)，其特征在于，還包括第二電流阻擋層(22)，所述第二電流阻擋層(22)覆蓋所述第一側(cè)壁(23)表面。2.根據(jù)權(quán)利要求I所述的結(jié)構(gòu)，其特征在于，所述第二電流阻擋層(22)包覆所述LED芯片的外側(cè)壁。3.根據(jù)權(quán)利要求2所述的結(jié)構(gòu)，其特征在于，還包括P電極(31)和N電極(32)，所述P電極(31)設(shè)置于所述透明導(dǎo)電層(15)頂上并與所述第一電流阻擋層(21)對齊；所述N電極(32)設(shè)置于所述N型氮化鎵層(12)蝕刻后裸露出的區(qū)域的頂上。4.根據(jù)權(quán)利要求f3中任一項所述的結(jié)構(gòu)，其特征在于，所述第一電流阻擋層(21)和第二電流阻擋層(22 )為氧化硅層、氮化硅層或布拉格反射層。專利摘要本技術(shù)提供了一種LED芯片的結(jié)構(gòu)，包括由下至上依次疊置的襯底、N型氮化鎵層、量子阱、P型氮化鎵層、第一電流阻擋層和透明導(dǎo)電層，N型氮化鎵層、量子阱和P型氮化鎵層的部分蝕刻去除并形成第一側(cè)壁，還包括第二電流阻擋層，第二電流阻擋層覆蓋第一側(cè)壁表面。本技術(shù)提供的LED芯片中設(shè)置的第二電流阻擋層能在生產(chǎn)過程中，保護(hù)LED芯片的PN結(jié)，避免雜質(zhì)沾染其上，進(jìn)而減少LED芯片的漏電問題。文檔編號H01L33/14GK202633366SQ20122021528公開日2012年12月26日 申請日期2012年5月14日 優(yōu)先權(quán)日2012年5月14日專利技術(shù)者姚禹 申請人:湘能華磊光電股份有限公司本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種LED芯片的結(jié)構(gòu)，包括由下至上依次疊置的襯底（11）、N型氮化鎵層（12）、量子阱（13）、P型氮化鎵層（14）、第一電流阻擋層（21）和透明導(dǎo)電層（15），所述N型氮化鎵層（12）、量子阱（13）和P型氮化鎵層（14）的一側(cè)蝕刻去除并形成第一側(cè)壁（23），其特征在于，還包括第二電流阻擋層（22），所述第二電流阻擋層（22）覆蓋所述第一側(cè)壁（23）表面。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：姚禹，
申請(專利權(quán))人：湘能華磊光電股份有限公司，
類型：實用新型
國別省市：