本發(fā)明專利技術(shù)提供一種內(nèi)存輸出電路。在一個(gè)實(shí)施方式中，所述內(nèi)存輸出電路接收存儲(chǔ)單元陣列所輸出的位線數(shù)據(jù)及反位線數(shù)據(jù)，包括預(yù)充電電路、前置放大器、以及感測放大器。所述預(yù)充電電路預(yù)充電第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)，其中位線數(shù)據(jù)及反位線數(shù)據(jù)分別被輸出至第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)。前置放大器依據(jù)于第一節(jié)點(diǎn)的第一電壓及于第一反節(jié)點(diǎn)的第一反電壓分別于第二節(jié)點(diǎn)及第二反節(jié)點(diǎn)產(chǎn)生第二電壓以及第二反電壓。感測放大器偵測于第二節(jié)點(diǎn)的第二電壓及于第二反節(jié)點(diǎn)的第二反電壓以分別于第三節(jié)點(diǎn)及第三反節(jié)點(diǎn)產(chǎn)生第三電壓以及第三反電壓。本發(fā)明專利技術(shù)提出的內(nèi)存輸出電路，減少輸出延遲，提高了輸出電路的運(yùn)作速度。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)有關(guān)于內(nèi)存，特別是有關(guān)于內(nèi)存輸出電路。
技術(shù)介紹
圖I為一現(xiàn)有內(nèi)存電路100的至少一部分的方框圖。內(nèi)存電路100包括存儲(chǔ)單元陣列120及內(nèi)存輸出電路110。存儲(chǔ)單元陣列120包括多個(gè)存儲(chǔ)單元12fl2n。存儲(chǔ)單元121 12n為只讀存儲(chǔ)器(read-only memory, ROM)單元且稱接于位線(bit line)及反位線(bit bar line)之間。每一存儲(chǔ)單元121 12n包括兩個(gè)NMOS晶體管且耦接至字線。舉例來說，存儲(chǔ)單元121耦接至字線WL1并包括兩個(gè)NMOS晶體管121a與121b，而存儲(chǔ)單元122耦接至字線WL2并包括兩個(gè)NMOS晶體管122a與122b。存儲(chǔ)單元12廣12η的兩個(gè)NMOS晶體管的閘極均耦接至對應(yīng)的字線，而存儲(chǔ)單元12f 12η的兩個(gè)NMOS晶體管的源極均耦接至 地電壓GND。每一存儲(chǔ)單元121 12η均儲(chǔ)存一個(gè)數(shù)據(jù)位，數(shù)據(jù)位的值可為“O”或“I”。存儲(chǔ)單元12廣12η的NMOS晶體管的漏極耦接至位線BL或反位線BLB。當(dāng)存儲(chǔ)單元儲(chǔ)存的比特值為0，存儲(chǔ)單元的右方NMOS晶體管的漏極與反位線BLB之間的連接在存儲(chǔ)單元被編程時(shí)被燒斷。舉例來說，當(dāng)存儲(chǔ)單元122儲(chǔ)存的比特值為0，NMOS晶體管122a的漏極耦接至位線BL，而NMOS晶體管122b的漏極與反位線BLB的耦接被切開。當(dāng)存儲(chǔ)單元儲(chǔ)存的比特值為I，存儲(chǔ)單元的左方NMOS晶體管的漏極與位線BL之間的連接在存儲(chǔ)單元被編程時(shí)被激光燒斷。舉例來說，當(dāng)存儲(chǔ)單元121儲(chǔ)存的比特值為1，NMOS晶體管121b的漏極耦接至反位線BLB，而NMOS晶體管121a的漏極與位線BL的耦接被切開。現(xiàn)有存儲(chǔ)輸出電路110包括第一預(yù)充電電路102、第二預(yù)充電電路106、以及Y譯碼器104。于存儲(chǔ)單元陣列120的數(shù)據(jù)被輸出至位線BL及反位線BLB上之前，第一預(yù)充電信號(hào)PR觸發(fā)第一預(yù)充電電路102以充電位線BL及反位線BLB至邏輯高電位。同樣的，于存儲(chǔ)單元陣列120的數(shù)據(jù)被輸出至位線BL及反位線BLB上之前，第二預(yù)充電信號(hào)PRB觸發(fā)第二預(yù)充電電路106以充電數(shù)據(jù)線DL及反數(shù)據(jù)線DLB至邏輯高電位。接著，自存儲(chǔ)單元陣列120的存儲(chǔ)單元12廣12η中選取的目標(biāo)存儲(chǔ)單元被讀取。對應(yīng)于目標(biāo)存儲(chǔ)單元的字線被選中以開啟目標(biāo)存儲(chǔ)單元的NMOS晶體管。若目標(biāo)存儲(chǔ)單元儲(chǔ)存比特值“0”，左側(cè)的NMOS晶體管將位線BL耦接至地電位GND，將位線BL的電壓降低至地電壓。若目標(biāo)存儲(chǔ)單元儲(chǔ)存比特值“1”，右側(cè)的NMOS晶體管將反位線BLB耦接至地電位GND，將反位線BLB的電壓降低至地電壓。選擇信號(hào)Yl接著被使能以啟動(dòng)Y譯碼器電路104的NMOS晶體管116與118。當(dāng)選擇信號(hào)Yl被使能時(shí)，NMOS晶體管116與118分別耦接位線BL與反位線BLB至數(shù)據(jù)線DL及反數(shù)據(jù)線DLB。目標(biāo)存儲(chǔ)單元的數(shù)據(jù)值接著被輸出至數(shù)據(jù)線DL及反數(shù)據(jù)線DLB。現(xiàn)有存儲(chǔ)輸出電路110，然而，有低運(yùn)作速度的問題。為了將位線BL與反位線BLB與數(shù)據(jù)線DL及反數(shù)據(jù)線DLB相隔開，Y譯碼器電路104的NMOS晶體管116及118有高閾值電壓VTH。由于NMOS晶體管116及118有高閾值電壓Vth，選擇信號(hào)Yl必須被提升到高電壓才能啟動(dòng)NMOS晶體管116及118。因此，拉升選擇信號(hào)Yl到高電壓需要較多的時(shí)間，使存儲(chǔ)數(shù)據(jù)的輸出時(shí)間產(chǎn)生延遲，并降低存儲(chǔ)輸出電路100的運(yùn)作速度。為了降低存儲(chǔ)電路的訪問時(shí)間，需要具有快的運(yùn)作速度的存儲(chǔ)輸出電路。
技術(shù)實(shí)現(xiàn)思路
為了解 決存儲(chǔ)電路的延遲的技術(shù)問題，本專利技術(shù)提供一種內(nèi)存輸出電路，以解決上述問題。本專利技術(shù)提供一種內(nèi)存輸出電路。于一實(shí)施方式中，內(nèi)存輸出電路接收存儲(chǔ)單兀陣列所輸出的位線數(shù)據(jù)及反位線數(shù)據(jù)，包括預(yù)充電電路、前置放大器、以及感測放大器。預(yù)充電電路預(yù)充電第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)，其中位線數(shù)據(jù)及反位線數(shù)據(jù)分別被輸出至第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)。前置放大器依據(jù)于第一節(jié)點(diǎn)的第一電壓及于第一反節(jié)點(diǎn)的第一反電壓分別于第二節(jié)點(diǎn)及第二反節(jié)點(diǎn)產(chǎn)生第二電壓以及第二反電壓。感測放大器偵測于第二節(jié)點(diǎn)的第二電壓及于第二反節(jié)點(diǎn)的第二反電壓以分別于第三節(jié)點(diǎn)及第三反節(jié)點(diǎn)產(chǎn)生第三電壓以及第三反電壓。本專利技術(shù)提供一種內(nèi)存輸出電路。于一實(shí)施方式中，內(nèi)存輸出電路接收存儲(chǔ)單兀陣列所輸出的位線數(shù)據(jù)及反位線數(shù)據(jù)，包括預(yù)充電電路、源極跟隨器、以及半鎖存電路。預(yù)充電電路耦接于第一電壓端、第一節(jié)點(diǎn)、以及第一反節(jié)點(diǎn)之間，預(yù)充電第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)，其中位線數(shù)據(jù)及反位線數(shù)據(jù)分別被輸出至第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)。源極跟隨器耦接于第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、以及第二反節(jié)點(diǎn)之間，接收于第一節(jié)點(diǎn)的第一電壓及于第一反節(jié)點(diǎn)的第一反電壓。半鎖存電路耦接于第一電壓端、第二節(jié)點(diǎn)、以及第二反節(jié)點(diǎn)之間，依據(jù)第一電壓及第一反電壓分別于第二節(jié)點(diǎn)及第二反節(jié)點(diǎn)產(chǎn)生第二電壓以及第二反電壓。本專利技術(shù)的內(nèi)存輸出電路減少輸出延遲，提高了輸出電路的運(yùn)作速度。附圖說明圖I為現(xiàn)有內(nèi)存電路的至少一部分的方框圖。圖2A為依據(jù)本專利技術(shù)的靜態(tài)隨機(jī)存取內(nèi)存的存儲(chǔ)單元的電路圖。圖2B為依據(jù)本專利技術(shù)的只讀存儲(chǔ)器的存儲(chǔ)單元的電路圖。圖3為依據(jù)本專利技術(shù)的內(nèi)存輸出電路的電路圖。圖4為依據(jù)本專利技術(shù)的存儲(chǔ)輸出電路的電壓變化第一實(shí)施方式的示意圖。圖5為依據(jù)本專利技術(shù)的存儲(chǔ)輸出電路的電壓變化第二實(shí)施方式的示意圖。具體實(shí)施例方式在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來稱呼特定的組件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同一個(gè)組件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的準(zhǔn)貝U。在通篇說明書及權(quán)利要求書當(dāng)中所提及的“包含”是開放式的用語，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。本專利技術(shù)提供一種內(nèi)存電路，包括存儲(chǔ)單元陣列及內(nèi)存輸出電路。位線(bit line)與反位線(bit barline) I禹接于存儲(chǔ)單元陣列及內(nèi)存輸出電路之間。當(dāng)存儲(chǔ)單元陣列被存取時(shí)，存儲(chǔ)單元陣列將被存取的儲(chǔ)存其中的數(shù)據(jù)輸出至位線與反位線，而內(nèi)存輸出電路接著偵測位線與反位線的電壓以產(chǎn)生輸出電壓。存儲(chǔ)單元陣列包括耦接于位線與反位線之間的多個(gè)存儲(chǔ)單元。至少一個(gè)存儲(chǔ)單元儲(chǔ)存數(shù)據(jù)位。存儲(chǔ)單元可為靜態(tài)隨機(jī)存取內(nèi)存，只讀存儲(chǔ)器，或其他種類的存儲(chǔ)單元。圖2A為依據(jù)本專利技術(shù)的靜態(tài)隨機(jī)存取內(nèi)存的存儲(chǔ)單元200的電路圖。SRAM存儲(chǔ)單元200包括兩個(gè)PMOS晶體管212及214以及多個(gè)NMOS晶體管216 232。存儲(chǔ)單元200的核心電路包括PMOS晶體管212、214及NMOS晶體管216、218，并儲(chǔ)存數(shù)據(jù)位。PMOS晶體管212耦接于第一電壓端(如VDD)與節(jié)點(diǎn)242之間，而PMOS晶體管214耦接于第一電壓端(如VDD)與節(jié)點(diǎn)244之間。NMOS晶體管216耦接于第二電壓端(如GND)與節(jié)點(diǎn)242之間，而NMOS晶體管218耦接于第二電壓端(如GND)與節(jié)點(diǎn)244之間。PMOS晶體管212及NMOS晶體管216的閘極均耦接至節(jié)點(diǎn)244，而PMOS晶體管214及NMOS晶體管218的閘極均耦接至節(jié)點(diǎn)242。當(dāng)本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種內(nèi)存輸出電路，接收存儲(chǔ)單元陣列所輸出的位線數(shù)據(jù)及反位線數(shù)據(jù)，包括：預(yù)充電電路，預(yù)充電第一節(jié)點(diǎn)及第一反節(jié)點(diǎn)，其中所述位線數(shù)據(jù)及所述反位線數(shù)據(jù)分別被輸出至所述第一節(jié)點(diǎn)及所述第一反節(jié)點(diǎn)；前置放大器，依據(jù)于所述第一節(jié)點(diǎn)的第一電壓及于所述第一反節(jié)點(diǎn)的第一反電壓分別于第二節(jié)點(diǎn)及第二反節(jié)點(diǎn)產(chǎn)生第二電壓以及第二反電壓；以及感測放大器，偵測于所述第二節(jié)點(diǎn)的所述第二電壓及于所述第二反節(jié)點(diǎn)的所述第二反電壓以分別于第三節(jié)點(diǎn)及第三反節(jié)點(diǎn)產(chǎn)生第三電壓以及第三反電壓。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：黃世煌，
申請(專利權(quán))人：聯(lián)發(fā)科技股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。