一種數據處理器（1），具有分別生成第1時鐘信號（HCK）和與它相比頻率更低的第2時鐘信號（LCK）的多個振蕩電路（13、24），與由時鐘切換電路（22）所選擇的振蕩電路的振蕩輸出同步動作而CPU（10）進行數據處理，在低功耗模式的設定狀態下停止第1時鐘信號而維持第2時鐘信號的振蕩動作，根據低功耗模式的解除原因來選擇是否開始第1時鐘信號的振蕩動作，第1時鐘信號的振蕩動作的開始不經由能夠通過低功耗模式的解除來設為動作的CPU的中斷處理來進行。在用于從電源切斷狀態恢復的通電復位的期間以從外部提供的通電的原因是規定的原因為條件開始第1時鐘信號的振蕩動作，當是規定的原因以外的原因時抑制第1時鐘信號的振蕩動作。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及一種與數據處理器以及使用了該數據處理器的電子控制單元中的時鐘振蕩有關的低功耗技術，例如涉及一種適用于在汽車的電子控制中所使用的電子控制單元而有效的技術。
技術介紹
在記載了微計算機的低功耗的文獻I中，記載了如下技術當分別產生多種的待機模式的解除原因時，由此解除待機模式的待機模式控制器根據待機模式的解除原因使時鐘選擇器選擇時鐘信號、并將所選擇的時鐘信號用作為待機解除后的同步時鐘信號，從而使得能夠選擇待機解除后的處理所需的時鐘頻率。在專利文獻2中記載了如下技術在待機模式下向CPU提供低速時鐘，根據輸入中 斷而起動高速時鐘并且開始計數動作，當計數值到達規定值時將CPU的同步時鐘信號從低速時鐘信號切換為高速時鐘信號來開始中斷處理，從而使得當從待機模式恢復為常規模式時能夠以高速時鐘同步來開始中斷處理。專利文獻I :日本特開平10-49248號公報專利文獻2 日本特開2005-44136號公報
技術實現思路
本專利技術人研究了在對數據處理器定期地重復待機模式的設定和解除來進行數據處理的情況下的低功耗化。如果解除待機模式而進行的處理還有如通信處理、AD變換處理那樣必須與高速的時鐘信號同步進行的處理，則還有如對于看門狗定時器的定時器計數值的定期的清零處理、對于時鐘用定時器電路的秒計數的更新處理那樣與低速時鐘同步的處理就足夠的處理，本專利技術人研究了對待機狀態下的電力消耗和待機解除后的電力消耗的雙方通過時鐘信號的控制來進行優化。如專利文獻I那樣在待機狀態下也維持高速鎖定的振蕩動作，只是根據待機解除的中斷原因而能夠簡單地進行時鐘信號的選擇的情況下，始終進行高速時鐘的振蕩動作，因此認為低耗化的效果差。另外，在專利文獻2的情況下，從根據解除待機模式的中斷信號的輸入來開始高速時鐘的振蕩動作起始終進行高速時鐘的振蕩動作，因此是低功耗的，但是在如果中斷請求則始終開始高速時鐘的振蕩動作來將系統時鐘切換為高速時鐘這樣的控制中，在與上述的低速時鐘同步的處理就是足夠的處理的情況下電力消耗造成浪費。這樣，能夠在低功耗模式下的電力消耗和低功耗模式的解除狀態下的電力消耗的雙方中實現低功耗的時鐘控制的必要性變得明確。同樣地，對于如選擇性地切斷數據處理器的電源供給來實現低功耗的深度待機那樣的低功耗狀態，希望關注從深度待機恢復后所進行的處理而判別是否開始高速時鐘的振蕩。這樣，能夠根據通電之后所進行的處理以不多不少的頻率來進行數據處理的時鐘控制的必要性變得明確。本專利技術的目的在于，提供一種在從低功耗狀態遷移到能夠動作的狀態的情況下也能夠對低功耗作出貢獻的數據處理器、以及電子控制單元。本專利技術的所述以及其它的目的和新特征根據本說明書的記述以及附圖來明確。簡單說明在本申請中公開的專利技術中的代表性的特征如下所述。S卩，一種數據處理器，具備分別生成第I時鐘信號和與它相比頻率更低的第2時鐘信號的多個振蕩電路，CPU與由時鐘切換電路選擇的振蕩電路的振蕩輸出同步動作而進行數據處理，其中，在低功耗模式的設定狀態下停止第I時鐘信號而維持第2時鐘信號的振蕩動作，根據低功耗模式的解除原因來選擇是否開始第I時鐘信號的振蕩動作，第I時鐘信號的振蕩動作的開始不經由能夠通過低功耗模式的解除來進行動作的所述CPU的中斷處理來進行。在所述低功耗模式的解除原因是開始所述第I時鐘信號的振蕩動作的情況下，(PU到所述第I時鐘信號的振蕩穩定為止與所述第2時鐘信號同步地執行中斷處理，在所述第I時鐘信號的振蕩穩定之后與所述第I時鐘信號同步地繼續執行中斷處理。另一方面在 所述功耗模式的解除原因是不開始所述第I時鐘信號的振蕩動作的情況下，CPU與所述第2時鐘信號同步地執行中斷處理。而且，以在用于從電源切斷狀態恢復的通電復位的期間從外部提供的通電的原因是規定的原因為條件來開始第I時鐘信號的振蕩動作，當所述原因是規定的原因以外的原因時抑制所述第I時鐘信號的振蕩動作。在所述通電的原因是所述規定的原因的情況下能夠根據頻率高的所述第I時鐘信號從通電復位動作起高速地進行與所述原因相對應的處理。另一方面在所述通電的原因是所述規定的原因以外的情況下能夠根據頻率低的第2時鐘從通電復位動作起進行與所述承認相對應的處理。通過上述，在低功耗模式的設定狀態下停止第I時鐘信號的振蕩動作，因此在這點上實現低功耗。另外，當解除低功耗模式時根據解除原因只在需要的情況下生成第I時鐘信號，因此CPU根據在低功耗模式解除后所進行的處理以不多不少的頻率來進行同步動作，在這點上也實現低功耗并且能夠以恰當的時間完成與解除原因相應的處理。而且，此時的第I時鐘信號的振蕩動作的開始不經由解除原因的產生的所述CPU的中斷處理而進行，因此與以CPU的中斷處理來進行開始振蕩動作的控制的情況相比能夠縮短從低功耗模式的解除指示到振蕩動作的穩定化為止的等待時間，在這點上也實現恰當的時間下的處理的完成和低功耗。而且，當從電源切斷狀態恢復的通電時也根據通電原因只在需要的情況下生成第I時鐘信號，因此CPU根據通電之后所進行的處理以不多不少的頻率來進行同步動作，在這點上也實現低功耗和恰當的時間下的處理執行。簡單說明通過在本申請中公開的專利技術中的代表性的特征所獲得的效果如下所述。S卩，在從低功耗狀態遷移到能夠進行動作的狀態的情況下也能夠對低功耗作出貢獻。附圖說明圖I是例示出與本專利技術的一個實施方式有關的電子控制單元和數據處理器的框圖。圖2是表示低功耗模式控制電路的詳細的一個例子的框圖。圖3是表示CAN控制模塊的詳細的一個例子的框圖。圖4是表示中斷原因判定電路的詳細的一個例子的框圖。圖5是在通電復位期間開始高速時鐘信號的振蕩的情況下的動作時序圖。圖6是在通電復位期間不進行高速時鐘的振蕩的情況下的動作時序圖。圖7是整體地表示從待機模式的恢復控制步驟的流程圖。圖8是例示出在從待機狀態恢復后CPU進行低速動作的情況下的動作定時和從待機狀態恢復后CPU進行高速動作的情況下的動作定時的時序圖。圖9是例示出與在從待機狀態恢復后使CPU進行高速動作時不使用原因判定電路 而以中斷來指示高速時鐘的振蕩動作的比較例有關的動作定時的時序圖。圖IOA例示出在CPU進行低速動作的情況下的中斷處理程序的說明圖。圖IOB是例示出在CPU進行高速動作的情況下的中斷處理程序的說明圖。附圖標記說明6 :網絡總線(CANBUS ) ; 5 :CAN 控制模塊(CANTRNSCV) ；1 數據處理器(MCU) ;2、3 :執行器(ACTATR) ；4 :電源電路(PWSPLY) ;PWEN :電源使能信號；VCC :電源電壓；RES :復位信號；RTNF1、RTNF2 :恢復原因信號；10 =CPU ；11 :可編程 ROM (PR0M)；12 RAM ；14 :通信接口電路(COMMIF) ；15 :模擬數字變換電路(ADC) ；13 :振蕩電路(HOCO) ；HCK :高速時鐘信號；LCK 低速時鐘信號；24 :振蕩電路(LOCO) ；22 :時鐘切換電路；SCK :系統時鐘信號；25 :通用的定時器電路(TMR) ；27 :時鐘用定時器電路(RTTMR) ；29 :看門狗定時器(WDTMR) ；20 :中斷控制電路(INTCL) ；21 :中斷原因判定電路(TCTDSC) ；23 :系統控制器(SYSCN本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】
【專利技術屬性】
技術研發人員：古谷壽章，中島賢一，平田勸，
申請(專利權)人：瑞薩電子株式會社，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。