【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)涉及電壓選擇技術(shù)，尤其涉及一種最大電壓選擇電路及子選擇電路。
技術(shù)介紹
集成電路中往往需要使用最大電壓選擇電路，最大電壓選擇電路的主要功能是從多個(gè)已有的電壓中選擇一個(gè)最大電壓輸出，供集成電路中的其他電路使用。圖I為三路電壓的最大電壓選擇電路，如圖I所示，當(dāng)?shù)谝惠斎腚妷篤CC1、第二輸入電壓VCC2和第三輸入電壓VCC3之間的電壓差值較大時(shí)，該最大電壓選擇電路能夠選擇最大的電壓作為輸出電壓VMAX。但是，由于一般情況下第一輸入電壓VCCl、第二輸入電壓VCC2和第三輸入電壓VCC3均不為0，這樣，以第一輸入電壓VCC1、或第二輸入電壓VCC2、或第三輸入電壓VCC3為柵極電壓的P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)將導(dǎo)致輸出 電壓VMAX的驅(qū)動(dòng)能力不足；并且，當(dāng)?shù)谝惠斎腚妷篤CC1、第二輸入電壓VCC2和第三輸入電壓VCC3之間的電壓差值較小或相等時(shí)，所述最大電壓選擇電路中的PMOS不能正常工作，不能產(chǎn)生輸出電壓VMAX。
技術(shù)實(shí)現(xiàn)思路
為解決現(xiàn)有技術(shù)存在的問(wèn)題，本技術(shù)的主要目的在于提供一種最大電壓選擇電路及子選擇電路。為達(dá)到上述目的，本技術(shù)的技術(shù)方案是這樣實(shí)現(xiàn)的本技術(shù)提供的一種子選擇電路，該子選擇電路包括工作模式信號(hào)為使能信號(hào)時(shí)工作，且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出使能狀態(tài)，設(shè)置除自身外的子選擇電路的狀態(tài)為輸出停止?fàn)顟B(tài)，并通過(guò)P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結(jié)構(gòu)；工作模式信號(hào)為去使能信號(hào)時(shí)工作,且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出...
【技術(shù)保護(hù)點(diǎn)】
一種子選擇電路，其特征在于，該子選擇電路包括：工作模式信號(hào)為使能信號(hào)時(shí)工作，且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出使能狀態(tài)，設(shè)置除自身外的子選擇電路的狀態(tài)為輸出停止?fàn)顟B(tài)，并通過(guò)P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結(jié)構(gòu)；工作模式信號(hào)為去使能信號(hào)時(shí)工作，且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出使能狀態(tài)，設(shè)置除自身外的子選擇電路的狀態(tài)為輸出停止?fàn)顟B(tài)，并通過(guò)PMOS將自身的輸入電壓作為最大電壓輸出的去使能模式電路；所述去使能模式電路采用電力閂鎖結(jié)構(gòu)。
【技術(shù)特征摘要】
1.一種子選擇電路，其特征在于，該子選擇電路包括 工作模式信號(hào)為使能信號(hào)時(shí)工作，且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出使能狀態(tài)，設(shè)置除自身外的子選擇電路的狀態(tài)為輸出停止?fàn)顟B(tài)，并通過(guò)P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PMOS)將自身的輸入電壓作為最大電壓輸出的使能模式電路；所述使能模式電路采用比較器結(jié)構(gòu)； 工作模式信號(hào)為去使能信號(hào)時(shí)工作，且當(dāng)自身輸入電壓大于參考電壓時(shí)，設(shè)置自身的狀態(tài)為輸出使能狀態(tài)，設(shè)置除自身外的子選擇電路的狀態(tài)為輸出停止?fàn)顟B(tài)，并通過(guò)PMOS將自身的輸入電壓作為最大電壓輸出的去使能模式電路；所述去使能模式電路采用電力閂鎖結(jié)構(gòu)。2.根據(jù)權(quán)利要求I所述的子選擇電路，其特征在于，所述使能信號(hào)為高電平；所述去使能信號(hào)為低電平。3.根據(jù)權(quán)利要求2所述的子選擇電路，其特征在于，該子選擇電路為第一子選擇電路時(shí)，包括第一電阻、第二電阻、第三電阻、第一 PM0S、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第一 N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOS)、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、第六NM0S、反相器；其中，并聯(lián)的第一電阻和第二電阻的一端連接第一輸入電壓，另一端連接第一 PMOS的源極，第一 PMOS的柵極連接反饋電壓，第一PMOS的漏極為自身狀態(tài)節(jié)點(diǎn)V01，連接第三PMOS的漏極、第六PMOS的漏極、反相器的輸入端、第一 NMOS的漏極、第三NMOS的漏極、第五NMOS的漏極；第一 NMOS的柵極連接與工作模式信號(hào)對(duì)應(yīng)的控制信號(hào)和第四NMOS的柵極，第一 NMOS的源極連接第二 NMOS的漏極和第四NMOS的源極；第二 NMOS的柵極連接工作模式信號(hào)，源極連接接地電壓；第三NMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點(diǎn)V02，第三NMOS的源極連接第四NMOS的漏極、第五NMOS的源極和第六NMOS的漏極；第五NMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點(diǎn)V03 ;第六NMOS的源極通過(guò)第三電阻連接接地電壓，第六NMOS的柵極連接工作模式信號(hào)的反信號(hào)；第二 PMOS的源極連接第一輸入電壓，第二 PMOS的柵極連接工作模式信號(hào)和第四PMOS的柵極，第二 PMOS的漏極連接第三PMOS的源極；第三PMOS的柵極連接反饋電壓；第四PMOS的源極連接第一輸入電壓，第四PMOS的漏極連接第五PMOS的源極；第五PMOS的柵極為接收第三子選擇電路的狀態(tài)的節(jié)點(diǎn)V03，第五PMOS的漏極連接第六PMOS的源極；第六PMOS的柵極為接收第二子選擇電路的狀態(tài)的節(jié)點(diǎn)V02 ;第七PMOS的源極連接第一輸入電壓，第七PMOS的柵極連接反相器的輸出端，第七PMOS的漏極連接輸出電壓。4.根據(jù)權(quán)利要求3所述的子選擇電路，其特征在于，所述第一子選擇電路的工作模式信號(hào)為高電平時(shí)，第一電阻、第二電阻、第一 PM0S、第七PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NM0S、第五NM0S、反相器構(gòu)成使能模式電路。5.根據(jù)權(quán)利要求4所述的子選擇電路，其特征在于，所述第一電阻、第二電阻、第一PM0S、第一 NM0S、第二 NM0S、第三NM0S、第四NMOS構(gòu)成比較器結(jié)構(gòu)。6.根據(jù)權(quán)利要求3所述的子選擇電路，其特征在于，在工作模式信號(hào)為低電平時(shí)，第三電阻、第二 PM0S、第三PM0S、第四PM0S、第五PM0S、第六PM0S、第七PM0S、第三NM0S、第五NM0S、第六NM0S、反相器構(gòu)成去使能模式電路。7.根據(jù)權(quán)利要求6所述的子選擇電路，其特征在于，所述第三電阻、第二PM0S、第三PMOS、第四PMOS、第五PMOS、第六PMOS、第三NMOS、第五NMOS、第六NMOS構(gòu)成電力閂鎖結(jié)構(gòu)。8.根據(jù)權(quán)利要求3所述的子選擇電路，其特征在于，所述第一子選擇電路還包括第四電阻、第五電阻、第八PMOS和第九PMOS ;其中，所述第八PMOS的源極連接第一輸入電壓，第八PMOS的柵極通過(guò)第四電阻連接第二輸入電壓，第八PMOS的漏極連接第九PMOS的源極；第九PMOS的柵極通過(guò)第五電阻連接第三輸入電壓，第九PMOS的漏極為保護(hù)電壓輸出節(jié)點(diǎn)。9.一種最大電壓選擇電路，其特征在于，該最大電壓選擇電路包括 具有N路輸入電壓的選擇電路； 向所述選擇電路提供工作模式信號(hào)和參考電壓的外圍信號(hào)電路； 所述選擇電路包括N個(gè)子選擇電路，N路輸入電壓對(duì)應(yīng)接入N個(gè)子選擇電路； 所述各子選擇電路均為根據(jù)工作模式信...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：黃雷，
申請(qǐng)(專(zhuān)利權(quán))人：快捷半導(dǎo)體蘇州有限公司，
類(lèi)型：實(shí)用新型
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。